<table id="oso8s"></table>
<nav id="oso8s"></nav>
iec61162標準iec61162-1{ed4.0}en_digital interface
上傳時間： 2021-11-22
上傳用戶：jiabin
CH340C+RT9013+MINI USB接口板 AD設計硬件原理圖+PCB文件,ALTIUM設計的2層板設計，包括完整的原理圖和PCB文件，主要器件如下：Library Component Count : 12Name Description----------------------------------------------------------------------------------------------------CAP CapacitorCC2640EM CC2630 ModuleCH340 CH340 USB 2 UARTCON11 Connector 11pinsCON12 Connector 12pinsCON3X2 Connector 5*2LED LEDRES ResistorRT9013 RT9013 3.3VSWITCH switch 6*6USB1 USB ConnectorsXDS110-Lte XDS110-Lite Target interface
上傳時間： 2021-11-24
上傳用戶：canderile
該函數庫是一個固件函數包，它由程序、數據結構和宏組成，包括了微控制器所有外設的性能特征。該函數庫還包括每一個外設的驅動描述和應用實例。通過使用本固件函數庫，無需深入掌握細節，用戶也可以輕松應用每一個外設。因此，使用本固態函數庫可以大大減少用戶的程序編寫時間，進而降低開發成本。 每個外設驅動都由一組函數組成，這組函數覆蓋了該外設所有功能。每個器件的開發都由一個通用 API(application programming interface 應用編程界面)驅動，API 對該驅動程序的結構，函數和參數名稱都進行了標準化。 所有的驅動源代碼都符合“Strict ANSI-C”標準（項目于范例文件符合擴充 ANSI-C 標準）。我們已經把驅動源代碼文檔化，他們同時兼容 MISRA-C 2004 標準（根據需要，我們可以提供兼容矩陣）。由于整個固態函數庫按照“Strict ANSI-C”標準編寫，它不受不同開發環境的影響。僅對話啟動文件取決于開發環境。
上傳時間： 2021-12-09
上傳用戶：
基于FPGA設計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數據寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
標簽： fpga sdram verilog quartus
上傳時間： 2021-12-18
上傳用戶：
STM32F030C8T6 單片機+DM9051以太網RJ45模塊ALTIUM設計硬件原理圖+PCB+封裝庫文件，采用4層板設計，板子大小為5046x28mm，雙面布局布線，包括完整的原理圖和PCB文件，可以用Altium Designer(AD)軟件打開或修改，可作為你產品設計的參考。DM9051NP SPI接口網卡芯片是為了方便MCU單片機系統進行以太網通信而開發出的解決方案。DM9051NP芯片是帶有行業標準串列外設接口（Serial Peripheral interface，SPI）的獨立以太網控制器。DM9051NP符合IEEE 802.3 規范，它還支持以DMA 模式來傳輸，以實現資料傳送快速。DM9051NP通過1個中斷引腳和SPI接口來進行與主控制器/MCU單片機的通信，資料傳輸規格為10/100 M。
上傳時間： 2022-01-21
上傳用戶：
Single chip TFT-LCD Controller/Driver with On-chip Frame Memory (FM) Display Resolution: 240*RGB (H) *320(V) Frame Memory Size: 240 x 320 x 18-bit = 1,382,400 bits LCD Driver Output Circuits- Source Outputs: 240 RGB Channels- Gate Outputs: 320 Channels- Common Electrode Output Display Colors (Color Mode)- Full Color: 262K, RGB=(666) max., Idle Mode Off- Color Reduce: 8-color, RGB=(111), Idle Mode On Programmable Pixel Color Format (Color Depth) for Various Display Data input Format- 12-bit/pixel: RGB=(444)- 16-bit/pixel: RGB=(565)- 18-bit/pixel: RGB=(666) MCU interface- Parallel 8080-series MCU interface (8-bit, 9-bit, 16-bit & 18-bit)- 6/16/18 RGB interface(VSYNC, HSYNC, DOTCLK, ENABLE, DB[17:0])- Serial Peripheral interface(SPI interface)- VSYNC interface
上傳時間： 2022-03-04
上傳用戶：
5G通信技術白皮書技術資料合集摘 要 5G 致力于應對 2020 后多樣化差異化業務的巨大挑戰，滿足超高速率、超低時延、高速移動、高能效 和超高流量與連接數密度等多維能力指標。FuTURE 論壇 5G 特別興趣組（SIG）圍繞著“柔性、綠色、極 速”的 5G 愿景，以“5+2”技術理念，重新思考 5G 網絡的設計原則： 1) 香農理論再思考（Rethink Shannon）：為無線通信系統開啟綠色之旅 2) 蜂窩再思考（Rethink Ring & Young）：蜂窩不再（no more cell） 3) 信令控制再思考（Rethink signaling & control）：讓網絡更智能 4) 天線再思考（Rethink antennas）：通過 SmarTIle 讓基站隱形 5) 頻譜空口再思考（Rethink spectrum & air interface）：
標簽： 5G通信
上傳時間： 2022-03-06
上傳用戶：
CH341系列編程器芯片usb轉串口Altium Designer AD原理圖庫元件庫CSV text has been written to file : 1.9 - CH341系列編程器芯片.csvLibrary Component Count : 56Name Description----------------------------------------------------------------------------------------------------CH311Q PC debug port monitorCH331T Mini USB Disk ControllerCH340G CH340H USB to TTL Serial / UART, USB to IrDACH340T USB to TTL Serial / UART, USB to IrDACH340R USB to IrDA, USB to RS232 SerialCH340S_P USB to Print Port / ParallelCH340S_S USB to TTL Serial / UART, pin compatible with CH341CH341A_S USB to TTL Serial / UART / I2C/IICCH341S_P USB to Print Port / ParallelCH341A_P USB to Print Port / ParallelCH341S_S USB to TTL Serial / UARTCH341S_X USB to EPP Parallel / SPI / I2C/IICCH341A_X USB to EPP Parallel / SPI / I2C/IICCH341T USB to TTL Serial / UART / I2C/IICCH345T USB to MidiCH352L_M PCI to 8255 mode 2 Parallel for MCU and 16C550 UART / IrDACH352L_P PCI to Print Port / Parallel and 16C550 UART / IrDACH352L_S PCI to Dual 16C550 UART, TTL Serial*2 / IrDA*1CH362L PCI Device / Slave only for RAM / Expansion ROMCH364F Member of CH364 chipsetsCH364P PCI Device / Slave Embedded Flash ROM, for Expansion ROMCH365P PCI Device / Slave, for I/O port or RAM / ROMCH372T USB Device / Slave for MCU, ParallelCH372A USB Device / Slave for MCU, ParallelCH372V USB Device / Slave for MCU, ParallelCH374S USB Host & Device / Slave for MCU, parallel / SPICH374T USB Host & Device / Slave for MCU, parallel / SPICH375S USB Host & Device / Slave for MCU, parallel / UART SerialCH375A USB Host & Device / Slave for MCU, parallel / UART SerialCH375V USB Host & Device / Slave for MCU, parallel / UART SerialCH411G FDC MFM encode and decodeCH421A Dual port bufferCH421S Dual port bufferCH423D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423D_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423G I2C/IIC I/O expander, 6 GPO + 5 GPIOCH432Q Dual 16C550 UART with IrDA, parallel / SPICH432T SPI Dual 16C550 UART with IrDACH450K 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450H 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH451L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire interface, SPICH451S 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire interface, SPICH451D 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire interface, SPICH452L_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452L_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire interface, SPICH452S_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452S_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire interface, SPICH453S 16 Digits / 128 LEDs Drive, I2C/IICCH453D 16 Digits / 128 LEDs Drive, I2C/IICPCI 32Bit PCI Bus, simple / short cardPCI32 32Bit PCI BusUSB USB Port
標簽： ch341 編程芯片 usb 串口 altium designer
上傳時間： 2022-03-13
上傳用戶：
如今，隨著人們對安全、節能環保、舒適等性能的持續追求，催生了汽車工業快速發展，尤其是汽車電子及總線技術的快速發展。目前汽車電子化已成為汽車工業發展的趨勢，但是其快速的發展也面臨著挑戰。為了解決應用程序重復開發、移植困難等傳統汽車電子嵌入式軟件開發模式下所產生的問題，AUTOSAR組織應運而生，其為汽車電子產品的開發提供一種標準的、開放的軟件架構體系提升了軟件的質量，降低軟件的開發成本，縮短軟件的開發周期，它是未來汽車電子嵌入式軟件的發展趨勢。本文通過調查目前國際上的各種成熟的 AUTOSAR實現方案，以及通過掌握汽車行業應用較為廣泛的幾類總線協議標準，完成一種基于 AUTOSAR的汽車電子通信協議棧軟件的設計與實現方法，更探索性地將該通信系統基礎軟件集成在車身控制器上，之后搭建通信功能的仿真集成測試環境以對其進行驗證，目的是將其最終用于量產車型項H上。本文的工作內容和成果總結有以下兒點1、分析和掌握 AUTOSAR架構及標準，在此基礎上設計了符合 AUTOSAR通信協議軟件模塊的架構和層次。該通信協議軟件模塊基于CAN總線協議，實現各個COM、PDU Router、CAN NM幾個模塊的接口和內部實現機制，具有良好的移植性與可擴展性2、具體設計并實現了符合 AUTOSAR通信協議棧的基礎軟件模塊，其中包含的基礎軟件模塊有COM、PDU Router，CAN interface、CAN Driver以及 CAN NM具備了信號發送和接收、信號路由、信號過濾、PDU網關路由、網絡管理控制等功能，具有較高的穩定性、可擴展性和可維護性3、把該通信系統的實現與在汽車電子中的實際應用結合起來，在使用 Freescale的MC9s12XEP100微控制器的車身控制器上搭建集成測試環境，并且具體設計了測試方案及測試用例，完成了該通信系統信號收發、路由及網絡管理控制等功能的集成測試驗證工作。
上傳時間： 2022-03-19
上傳用戶：shjgzh
首先下載軟件，解壓軟件，安裝在程序中找到SEGGER,選里面的J-FLASH，進入界面，剛開始的那個界面可以忽略，不用建project也可以；單擊菜單欄的“Options---Project settings”打開設置，進行jlink配置;正在General選項，選擇“USB”，一般都是默認配置，確認一下即可;然后在CPU選項，選擇芯片型號，先選擇“Device”才能選擇芯片型號，芯片型號，要根據你使用的芯片進行選擇;在Target interface選項 里面選擇SWD模式;首先Target里面選“Connection”連接目標芯片，然后 Target--Auto進行程序燒寫;首先Target里面選擇“Connection”連接目標芯片，然后 Target--Auto進行程序燒寫.SEGGER J-Links are the most widely used line of debug probes available today. They've proven their value for more than 10 years in embedded development. This popularity stems from the unparalleled performance, extensive feature set, large number of supported CPUs, and compatibility with all popular development environments.
標簽： JLINK
上傳時間： 2022-03-22
上傳用戶：
<strike id="ikkqa"></strike>
<button id="ikkqa"></button>