青云開發的LCD模塊LCM240128ZK3用于ALTERA的FPGA，自己寫的AVALON總線ip核，供大家參考
標簽： 240128 ALTERA FPGA LCD
上傳時間： 2014-01-22
上傳用戶：努力努力再努力
verilog開發的電子相冊系統，是基于Altera的FPGA芯片和ip核的設計！
標簽： verilog 電子
上傳時間： 2014-01-05
上傳用戶：yoleeson
利用FPGA實現DDS經過編譯沒有錯誤。編譯環境為QuartusII7.2，該環境集成了ip核，可以提高開發效率。
標簽： QuartusII FPGA DDS 7.2
上傳時間： 2017-02-26
上傳用戶：GHF
FPGA開發用，開平方的ip核，可供初學者快速上手。
標簽： FPGA
上傳時間： 2014-01-04
上傳用戶：tonyshao
包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協同設計 Embedded TCP/ IP Chip Based on DW8051 Core 以8051為核的SOC中的萬年歷的設計
標簽： DesignWare 8051 Datasheet MacroCell
上傳時間： 2013-12-21
上傳用戶：yyq123456789
對vga接口做了詳細的介紹，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·電子密碼鎖，基于fpga實現，密碼正 ·IIR、FIR、FFT各模塊程序設計例程， ·基于邏輯工具的以太網開發，基于邏 ·自己寫的一個測溫元件（ds18b20）的 ·光纖通信中的SDH數據幀解析及提取的 ·VHDL Programming by Example（McGr ·這是CAN總線控制器的ip核，源碼是由 ·FPGA設計的SDRAM控制器，有仿真代碼 ·xilinx fpga 下的IDE控制器原代碼, ·用verilog寫的，基于查表法實現的LO ·精通verilog HDL語言編
標簽： vga 接口
上傳時間： 2014-12-04
上傳用戶：colinal
AES算法的verilog代碼，即AES算法ip核
標簽： verilog AES 算法 代碼
上傳時間： 2017-09-02
上傳用戶：zhangzhenyu
符合uart16550規范的UART的ip核的詳細使用說明，
標簽： fpga uart
上傳時間： 2015-06-19
上傳用戶：wanglik11
德國SICK公司Hiperface接口技術文檔，詳細給出了DSL接口通訊協議、硬件接口、參考電路以及ip核使用方法等內容
標簽： Hiperface SICK 接口技術 文檔
上傳時間： 2016-07-11
上傳用戶：xch2000_1980
第一講：Quartus II 安裝及工程建立。 第二講：Verilog HDL語言的運用及仿真。 第三講：原理圖方式編程及ip核調用。 第四講：程序下載。
上傳時間： 2016-11-07
上傳用戶：825858099
蟲蟲下載站版權所有 京ICP備2021023401號-1
