包含UART口的VERILOG源程序，該程序在FPGA上驗證通過，可作為芯片設計，或FPGA設計的一個完整ip核，硬件設計的兄弟們可參考一下。
標簽： VERILOG UART 源程序
上傳時間： 2015-03-14
上傳用戶：VRMMO
AES高級加密算法的verilog語言實現。同時附有AES協議的pdf文檔，和此代碼的測試程序，可作為一個ip核直接使用，可減少開發人員的設計時間。
標簽： AES verilog 加密算法
上傳時間： 2014-01-08
上傳用戶：PresidentHuang
一個關于聲音處理的Verilog語言編寫的解碼芯片，可以用于FPGA處理芯片的ip核，歡迎大家來用。
標簽： Verilog 音處理 語言 編寫
上傳時間： 2015-06-22
上傳用戶：jcljkh
user_logic_VGA_Controller，適合于DE2開發板，把這個文件夾放在工程目錄之中，就可以在SOPC里直接添加VGA_Controller ip核了，很方便使用。
標簽： user_logic_VGA_Controller
上傳時間： 2013-12-25
上傳用戶：chfanjiang
DE2_i2sound.rar，大家快來下啊，做好了的ip核
標簽： sound DE
上傳時間： 2015-06-25
上傳用戶：金宜
DE2_Top.rar，做好了的ip核，大家開來下啊！
標簽： Top DE
上傳用戶：youmo81
上傳用戶：wuyuying
是VDKL語言實現的DES算法，是一個ip核， 對于相關方面有很好的幫助
標簽： VDKL DES 語言 算法
上傳時間： 2013-12-14
上傳用戶：極客
介紹了MVB總線幀結構，并完成了用于網絡連接的MVB總線訪問ip核的設計。
標簽： MVB 總線 幀結構
上傳時間： 2015-07-17
上傳用戶：yulg
萬方數據庫中載的，關于ip核設計和驗證方面的論文
標簽： 數據庫
上傳時間： 2015-09-19
上傳用戶：wpt
蟲蟲下載站版權所有 京ICP備2021023401號-1
<dl id="6ewwg"></dl>
