本設計的基本要求是以復雜可編程邏輯器件CPLD為基礎，通過在EDA系統軟件ispDesignExpert System 環境下進行數字系統設計，熟練掌握該環境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統基本上比較全面的模擬了計數式數字頻率計，廣泛應用于工業、民用等各個領域，具有一定的開發價值。
本文簡單討論并總結了VHDL、Verilog，System verilog 這三中語言的各自特點和區別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
