開關磁阻電機（SR電機）驅動系統（SRD）是一種先進的機電一體化裝置，但是其較大的振動噪聲和轉矩脈動問題制約了SRD的廣泛應用。本文以減小SR電機振動噪聲和轉矩脈動為主題展開理論分析和實驗研究。主要內容有：由于徑向力引起的定子徑向振動是SR電機噪聲的主要根源，因此徑向力的分析和計算是研究SR電機振動噪聲的基礎。本文利用磁通管法推導出徑向力的解析表達式，定性分析了徑向力與電機結構參數等之間的關系。根據虛位移原理，推導出基于矢量磁勢的電磁力計算公式。該計算方法求解電磁力時只需進行一次磁場計算，不但減小了計算量，同時計算精度較傳統虛位移法高。利用這一計算方法，求出了實驗樣機的轉矩及徑向力的精確數值解。針對在SRD性能仿真時，傳統的非線性插值不但耗時，而且對有限元計算數據量要求高的問題，本文利用人工神經網絡強大的非線性模型辨識能力，成功進行了SR電機磁鏈反演和轉矩計算的模型訓練，最后建立了基于人工神經網絡的SR電機精確解析數學模型。因為SR電機本體結構形式的選擇問題與振動噪聲大小有著密切的關系。本文從噪聲輻射和振動幅值角度探討了SR電機主要尺寸的確定；接著從對稱性、力波階數等角度研究了SR電機相數及繞組連接方式、極數、并聯支路數的選擇問題。并對一些常用的降低電機機械噪聲的措施和方法進行了綜述。系統振動特性的研究對于減小振動噪聲十分重要。本文從振動系統的運動方程出發，導出了從激振力到振動加速度的傳遞函數和系統的自由振動解；然后利用機電類比法得出了SR電機定子系統的固有頻率以及振動振幅的解析解，定性分析了影響振動振幅的各種因素；最后利用基于能量法的有限元解法，通過建立不同的散熱筋結構形式、高度、根數以及形狀的SR電機三維有限元模型，分析得出了最有利于降噪和散熱的散熱筋結構是高度高、根數多、上窄下寬的梯形截面的周向散熱筋的結論。通過建立不同繞組裝配工藝下的SR電機三維有限元模型，分析得出了加強繞組剛度可以提高系統低階固有頻率的結論。通過比較實驗樣機的模態分析結果和運行實驗結果，證實了模態分析的有效性。仿真是計算SRD系統性能和預估電機振動的有效手段。本文在用MATLAB建立SRD系統的非線性動態仿真模型的基礎上，對SRD系統進行了穩態性能仿真、動態性能仿真以及負載突變仿真。接著利用穩態性能仿真，綜合考慮最大平均轉矩和效率這兩個優化目標，對SR電機的開關角進行了優化。最后結合由磁場有限元計算得到的徑向力數據表和穩態性能仿真，通過非線性插值得到徑向力的波形，然后對徑向力波形進行了頻譜分析，從而找到其主要的諧波分量。在電機設計階段避免徑向力波主要頻譜分量與SR電機定子的固有頻率接近而引起共振是降低SR電機噪聲的首要條件。合適的控制策略對于SR電機減振降噪是必不可少的。本文理論推導出三步換相法的時間參數取值公式。仿真證明本取值公式較原先文獻的結論在阻尼比較小時有更好的減振效果。針對SR電機運行中可能出現多個模態振形被激發出來的情況，利用數值優化法對三步換相法的時間參數進行了優化，使得減振效果整體最佳，所提的數值優化方法對兩步換相法同樣有效。在分析已有的直接瞬時轉矩控制的基礎上，針對其不足之處，提出了轉矩定頻控制取代內滯環的方法、開始重疊區域的轉矩控制方法、最佳開關角度二次優化法和時間參數優化的三步換相法等新的控制方案。動態仿真證明這些方案是切實有效的，達到了預期效果。最后在直接瞬時轉矩控制的每一次轉矩斬波都使用三步換相法，和在相關斷時刻根據實際電平靈活選用兩步或三步換相法以減小電機振動噪聲，并提出了考慮減振要求的開關頻率設計方法，最終形成了一套完整的降低振動噪聲和轉矩脈動控制策略。設計并研制了基于TMS320LF2407DSP的SR電機控制器。根據控制策略要求，選用了不對稱半橋功率電路拓撲結構；出于降低成本以及提高可靠性考慮，采用了MOSFET雙路并聯電路方案。在控制軟件中實現了本文所提出的降低SR電機振動噪聲和轉矩脈動控制策略。本文最后對實驗樣機進行了靜態轉矩的測量實驗，對比轉矩測量值與轉矩有限元計算值，驗證了磁場有限元計算的有效性。然后對實驗樣機進行了空載與負載、電流控制與轉矩控制、低速斬波與高速單波、是否采用兩步或三步換相法等一系列對比運行實驗，對比各種實驗結果，充分證實了本文所提出的降低振動噪聲和轉矩脈動控制策略的有效性。本課題組承擔了國家十·五863計劃電動汽車重大專項：“EQ6110HEV混合動力城市公交車用電機及其控制系統”（2001AA501421）。本文的研究是在該項目的資助下完成，并且本文關于電機本體結構形式、散熱筋結構和機械降噪措施等的結論已在該項目的60kW實驗樣機上得到證實。
上傳時間： 2013-07-05
上傳用戶：13081287919
隨著非線性負載在電網應用中的不斷增加，給電網造成的諧波污染日益嚴重，已成為影響電能質量的重要因素之一。與無源濾波器相比，有源濾波器具有濾波特性好，受電網阻抗影響小，可同時補償諧波和無功等優點，所以，有源電力濾波裝置作為一項有效措施，被廣泛地研究和應用。 本文首先介紹了諧波產生及其嚴重的危害性，綜述了國內外電力系統諧波抑制技術的發展概況以及有源電力濾波器在諧波抑制中的應用前景。闡明了以DSP為核心控制芯片的有源電力濾波器數字控制系統的特點。介紹了有源電力濾波器的結構和工作原理，在瞬時無功功率理論的基礎上設計了諧波電流的檢測方案，提出了有源電力濾波器全數字化控制系統的實施方案，包括信號調理、過零檢測、交流采樣、鎖相和濾波等，同時給出部分程序框圖及程序和程序運行結果。為了進行更加深入的理論分析，本文在MATLAB的SIMULINK仿真環境下建立了有源電力濾波器系統的仿真模型，并對諧波電流檢測方法進行了仿真對比。同時，重點進行了軟件設計，包括數字鎖相環、低通濾波器等，程序運行結果取得了令人滿意的效果。 本文以三相并聯有源電力濾波器為研究對象，設計了基于DSP芯片的數字化控制方案，該方案用一片DSP芯片TMS320F2812實現諧波指令電流計算和控制環節。并詳細介紹了該控制方案的軟件設計。 從目前國外的研究和使用情況來看，有源電力濾波器具有廣闊的應用前景。本題目今后的重點發展方向是進行實用化研究。
上傳時間： 2013-04-24
上傳用戶：lifangyuan12
本文主要研究的是一個基于ARM7最小系統的研究設計，本系統主要由LPC2210，以及復位電路、晶振電路、程序存儲器、蜂鳴器等部分組成。本系統的特點是性能高、成本低并且耗能小等特點。 主要研究內容： ? 1 以高速低功耗的ARM作為控制核心，設計ARM最小系統的有關軟硬件； ? 2 MCU與存儲器和串行通信的接口設計； ? 3 與計算機進行通信的軟硬件設計
上傳時間： 2013-04-24
上傳用戶：qoovoop
近年來，隨著大規模集成電路的飛速發展，微控制器和數字信號處理器的性價比不斷提高，數字控制技術已逐步應用于大中功率高頻開關電源。相對于傳統模擬控制方式，數字控制方式具有電源設計靈活、外圍控制電路少、可采用較先進的控制算法、具有較高可靠性等優點。 高頻開關電源具有體積小、重量輕、效率高、輸出紋波小等特點，現已逐步成為現代通訊設備的新型基礎電源系統。針對傳統開關電源中損耗較大、超調量較大、動態性能較差等問題，本文采用基于DSP的全橋軟開關拓撲結構。全橋軟開關移相控制技術由智能DSP系統完成，采樣信號采用差分傳輸，控制算法采用模糊自適應PID算法，產生數字PWM波配合驅動電路控制全橋開關的通斷。在輸入端應用平均電流控制法的有源功率因數校正，使輸入電流跟隨輸入電壓的波形，從而使功率因數接近1。最后通過Matlab仿真結果表明模糊自適應PID控制算法比傳統PID控制算法在超調量，調節時間，動態特性等性能上具有優越性。 論文以高頻開關電源的設計為主線，在詳細分析各部分電路原理的基礎上，進行系統的主電路設計、輔助電路設計、控制電路設計、仿真研究、軟件實現。重點介紹了高頻變壓器的設計及模糊自適應PID控制器的實現。并將輔助電源及控制電路制成電路板，以及在此電路板基礎上進行各波形分析并進行相關實驗。
上傳時間： 2013-04-24
上傳用戶：s藍莓汁
開關損耗及其帶來的散熱問題限制了變流器開關頻率的提高，從而限制了變流器的小型化和輕量化。軟開關技術能夠有效的降低開關損耗，提高變流器的效率和開關頻率，被廣泛的應用在各種大功率開關電源場合。 本文首先對軟開關技術進行了一個概述，介紹了軟開關技術的工作原理及發展歷史，特別提到了最新的控制型軟開關技術。在第二章中，針對課題，著重講述了全橋電路。作為對比，首先分析了全橋硬開關電路的工作原理和開關損耗。然后，分析了全橋軟開關兩種常見的實現方法：ZVS和ZVZCS，并針對幾種常見拓撲，詳細對比了它們的工作原理，軟開關實現方法，軟開關實現效果，軟開關實現范圍和總體效率，指出了它們的優缺點和各自適合的應用領域。在第三章中，首先介紹了全橋軟開關的兩種控制策略：移相全橋和有限雙極性，從實現方法和對軟開關效果的影響兩個方面，做出比較。然后介紹了開關電源常見的三種控制方式：電壓模式控制、峰值電流模式和平均電流模式控制，其中詳細介紹了平均電流模式控制，給出了設計思想和步驟。最后，給出了全橋軟開關電路的小信號模型，分析了軟開關技術的引入對傳統PWM硬開關全橋電路小信號模型的影響。第四章給出了5kW電力操作電源的具體設計步驟，如方案選擇，磁設計、控制環路設計、副邊整流電壓尖峰吸收等關鍵步驟。第五章分析了實驗波形和實驗數據，驗證了上述理論和設計的正確性。
上傳時間： 2013-05-22
上傳用戶：dajin
串口控件使用說明 本程序使用VC6.0的通用串口控件MSCOMM32.OCX來對發送到串口的數據進行采集處理。主要使用方法 串口設置：m_Comm.SetSettings(“波特率，校驗方式，數據位數，停止位數”) 取串口數據：m_Comm.GetInput() 你只首先要確定一個mscomm32.ocx控件在system目錄下并且該控件已經被windows注冊，本程序才能正常運行。
上傳時間： 2013-04-24
上傳用戶：aappkkee
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。 首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
