Verilog是廣泛應(yīng)用的硬件描述語言，可以用在硬件設(shè)計流程的建模、綜合和模擬等多個階段。隨著硬件設(shè)計規(guī)模的不斷擴(kuò)大，應(yīng)用硬件描述語言進(jìn)行描述的CPLD結(jié)構(gòu)，成為設(shè)計專用集成電路和其他集成電路的主流。通過應(yīng)用Verilog HDL對多功能電子鐘的設(shè)計，達(dá)到對Verilog HDL的理解，同時對CPLD器件進(jìn)行簡要了解。
本文的研究內(nèi)容包括: 對Altera公司Flex 10K系列的EPF10K 10簡要介紹，Altera公司軟件Max+plusⅡ簡要介紹和應(yīng)用Verilog HDL對多功能電子鐘進(jìn)行設(shè)計。
標(biāo)簽：
Verilog
硬件描述語言
上傳時間：
2017-03-06
上傳用戶：epson850
