采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現多路HDLC電路
標簽： Altera FPGA 芯片
上傳時間： 2016-11-13
上傳用戶：zhyiroy
VHDL語言編寫，實現雙向移位寄存器功能，在MAX+plus軟件下實現
標簽： VHDL 語言 編寫
上傳時間： 2014-07-13
上傳用戶：宋桃子
采用VHDL語言編寫的二-十進制編碼器，在MAX+plus軟件上實現，其中包括演示截圖。
標簽： VHDL 語言 編寫 十進制
上傳時間： 2017-01-11
上傳用戶：sssl
采用VHDL語言編寫8線-3線優先編碼器，在MAX+plus軟件下實現。
標簽： VHDL 語言 編寫 編碼器
上傳用戶：yan2267246
4位電子智能密碼鎖，基于VHDL語言設計，MAX+PLUSⅡ環境下實現
標簽： 電子 密碼鎖
上傳時間： 2013-11-30
上傳用戶：athjac
Verilog是廣泛應用的硬件描述語言，可以用在硬件設計流程的建模、綜合和模擬等多個階段。隨著硬件設計規模的不斷擴大，應用硬件描述語言進行描述的CPLD結構，成為設計專用集成電路和其他集成電路的主流。通過應用Verilog HDL對多功能電子鐘的設計，達到對Verilog HDL的理解，同時對CPLD器件進行簡要了解。 本文的研究內容包括: 對Altera公司Flex 10K系列的EPF10K 10簡要介紹，Altera公司軟件Max+plusⅡ簡要介紹和應用Verilog HDL對多功能電子鐘進行設計。
標簽： Verilog 硬件描述語言
上傳時間： 2017-03-06
上傳用戶：epson850
8位全加器的VHDL描述，可用MAX+plusⅡ運行測試
標簽： VHDL 8位 全加器
上傳時間： 2014-01-16
上傳用戶：erkuizhang
一個關于VHDL的cpld開發實驗程序，通過運用max+plus 運行程序，實現實驗相關功能
標簽： VHDL cpld 實驗 程序
上傳時間： 2014-11-03
上傳用戶：diets
上傳時間： 2013-12-02
上傳用戶：wab1981
上傳時間： 2017-05-05
上傳用戶：zhanditian
蟲蟲下載站版權所有 京ICP備2021023401號-1
<input id="4eqce"></input>
