vhdl練習實例。在maxplus2中編寫
vhdl練習實例。在maxplus2中編寫,編譯通過,正確。...
vhdl練習實例。在maxplus2中編寫,編譯通過,正確。...
基于maxplus2的八位加法器,已經通過仿真...
用maxplus2實現的一種通用邏輯模塊,背景是一個基于dsp的嵌入式開發板,上面的邏輯模塊全用cpld實現。此模塊可以供以后的嵌入式開發作參考。...
maxplus2變得電子鐘程序/// /// /////...
用vhdl編寫的fifo隊列.可以在maxplus2平臺上使用....