<dfn id="4wwss"></dfn>
針對特定的載荷物理樣機地面測試驗證及任務(wù)全過程演示的硬件在回路仿真背景，基于RT-LAB仿真平臺，搭建了半實物仿真測試系統(tǒng)，其中航天器平臺的仿真模型使用Simulink/Stateflow搭建，采用層次化、模塊化設(shè)計，包含自主運行管理、GNC、電源、熱控、推進、地面站等分系統(tǒng)，使用Stateflow實現(xiàn)載荷工作的流程控制，本文詳細描述了各分系統(tǒng)的功能、實現(xiàn)，對關(guān)鍵分系統(tǒng)的功能做了驗證。表明RT-LAB與Simulink/Stateflow結(jié)合可方便快捷地構(gòu)建各種仿真環(huán)境，滿足任務(wù)要求，而其模塊化的特點使模型便于后續(xù)的維護、重用與擴展。
上傳時間： 2013-11-19
上傳用戶：ly1994
根據(jù)橢圓波導(dǎo)中電磁波的傳播理論與耦合波理論，基于CST仿真軟件，采用了有限積分法設(shè)計出了高功率、寬帶寬、高效率的TE01模900過模橢圓彎波導(dǎo)。CST設(shè)計仿真表明在中心頻率在30.5 GHz處的傳輸效率為98.8%。傳輸效率在98%以上的帶寬大于2 GHz。
上傳時間： 2013-10-22
上傳用戶：ligi201200
在計算機網(wǎng)絡(luò)教學(xué)過程中，構(gòu)建具有相當規(guī)模的物理無線網(wǎng)絡(luò)實驗環(huán)境不切實際。因此，文中在NS-2網(wǎng)絡(luò)仿真器環(huán)境下，設(shè)計了3種典型的無線網(wǎng)絡(luò)路由協(xié)議驗證性實驗，仿真實驗直觀再現(xiàn)了無線網(wǎng)絡(luò)路由協(xié)議的工作原理，同時給出路由協(xié)議的性能評價指標，引導(dǎo)學(xué)生提出新的路由協(xié)議并進行創(chuàng)新性實驗設(shè)計，培養(yǎng)學(xué)生的創(chuàng)新能力和科研素質(zhì)。
標簽： NS 無線網(wǎng)絡(luò) 實驗 路由
上傳時間： 2013-11-08
上傳用戶：daguda
提出了電動干式雙離合器轎車的整車綜合控制策略。采用CANoe-Matlab 聯(lián)合仿真的方法建立了帶有DCT 系統(tǒng)的整車模型，并對其CAN 網(wǎng)絡(luò)進行仿真；向CAN 總線收發(fā)DCT 換擋過程中所需的報文和共享信息，重點驗證了總線的運行情況和實時性。整車試驗結(jié)果表明，通過CAN 總線使TCU 與ECU 之間進行實時通信，對發(fā)動機、雙離合器和變速器三者進行協(xié)調(diào)控制，能夠有效提高DCT 轎車的換擋品質(zhì)，實現(xiàn)其動力換擋。
標簽： Matlab CANoe DCT 聯(lián)合仿真
上傳時間： 2013-11-20
上傳用戶：199311
傳統(tǒng)的PID控制對于控制模型不確定并具有非線性特性的對象時，存在參數(shù)難以整定、控制效果不好的缺點，文中提出了一種基于蟻群算法的PID調(diào)節(jié)算法，即利用蟻群算法動態(tài)調(diào)節(jié)PID的參數(shù)，實現(xiàn)對配料系統(tǒng)的控制，通過實驗仿真的方式證明了該方法具有良好的控制效果及適應(yīng)性。
標簽： PID 蟻群算法 控制器 應(yīng)用研究
上傳時間： 2013-10-09
上傳用戶：ccccccc
以嵌入式實時系統(tǒng)為背景，深入研究了TLSF動態(tài)內(nèi)存分配算法原理及實現(xiàn)過程，并將TLSF移植到μCOS-II中，進行了基于x86平臺的仿真測試，取得了很好的效果，為以后學(xué)習(xí)和應(yīng)用TLSF算法提供了一種新的方式。
標簽： COS-II TLSF 動態(tài)內(nèi)存 分配算法
上傳時間： 2013-11-19
上傳用戶：ly1994
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商，具有良好的標準化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計流程。
上傳時間： 2013-10-11
上傳用戶：1079836864
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
基于分析因俯仰角、滾轉(zhuǎn)角、偏航角等無人機姿態(tài)角變化對下視景象余輝處理圖產(chǎn)生的影響，在構(gòu)建下視景象成像幾何畸變數(shù)學(xué)模型的基礎(chǔ)上，本文闡述了一種下視景像姿態(tài)畸變的余輝處理的模擬仿真方法，以獲得規(guī)律性變化的余輝線段。通過對隨機亮點圖進行不同姿態(tài)角的余輝仿真，得到余輝仿真圖。仿真實驗結(jié)果驗證了該方法的正確性，不同無人機姿態(tài)的余輝仿真得到特征各異的余輝圖。
上傳時間： 2013-11-08
上傳用戶：shanml
本人搜集的許多C51及KeilC使用方面的文章，現(xiàn)放在一起上載，大部分網(wǎng)上搜到的文檔不出其中了！
上傳時間： 2014-01-14
上傳用戶：離殤
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
