<strike id="uywek"></strike>
MAX+PLUS II Advanced Synthsis ALtera的一個免費HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個插件，用這個插件進行語言綜合，比直接使用MaxplusII綜合的效果好
上傳時間： 2013-07-15
上傳用戶：eeworm
本課題是國家自然科學基金重點資助項目“微型燃氣輪機一高速發電機分布式發電與能量轉換系統研究”(50437010)的部分研究內容。高速電機的體積小、功率密度大和效率高，正在成為電機領域的研究熱點之一。高速電機的主要特點有兩個：一是轉子的高速旋轉，二是定子繞組電流和鐵心中磁通的高頻率，由此決定了不同于普通電機的高速電機特有的關鍵技術。本文針對高速永磁電機的機械與電磁特性及其關鍵技術進行了深入地研究，主要包括以下內容： 首先，進行了高速永磁電機轉子的結構設計與強度分析。根據永磁體抗壓強度遠大于抗拉強度的特點，提出了一種采用整體永磁體外加非導磁高強度合金鋼護套的新型轉子結構。永磁體與護套之間采用過盈配合，用護套對永磁體施加的靜態預壓力抵消高速旋轉離心力產生的拉應力，使永磁體高速旋轉時仍承受一定的壓應力，從而保證永磁轉子的安全運行。基于彈性力學厚壁筒理論與有限元接觸理論，建立了新型高速永磁轉子應力計算模型，確定了護套和永磁體之間的過盈量，計算了永磁體和護套中的應力分布。該種轉子結構和強度計算方法已應用于高速永磁電機的樣機設計。 其次，進行了高速永磁轉子的剛度分析和磁力軸承—轉子系統的臨界轉速計算。基于電磁場理論分析了磁力軸承支承的各向同性，利用氣隙靜態偏置磁通密度計算了磁力軸承的線性支承剛度，在對高速電機轉子結構離散化的基礎上建立了磁力軸承—轉子系統的動力學方程，采用有限元法計算了高速永磁電機轉子的臨界轉速。利用該計算方法設計的1臺采用磁力軸承的高速電機，已成功實現60000r/min的運行。 再次，進行了高速永磁電機的定子設計，提出了一種新型環形繞組結構。環型繞組線圈的下層邊放在定子鐵心的6個槽中，而上層邊分布在定子鐵心軛部外緣的24個槽中，不但增加了定子表面的通風散熱面積，使冷卻氣流直接冷卻定子繞組，更為重要的是，解決了傳統2極電機繞組端部軸向過長的難題，使轉子軸向長度大為縮短，從而增加了高速永磁電機轉子系統的剛度。 然后，采用場路耦合以及解析與實驗相結合的方法，分析計算了高速永磁電機的損耗和溫升，并對高速永磁發電機的電磁特性進行了仿真。高速電機的優點是體積小和功率密度大，然而隨之而來的缺點是單位體積的損耗大，以及因散熱面積小造成的散熱困難。損耗和溫升的準確計算對高速電機的安全運行至關重要。為了準確計算高速電機的高頻鐵耗，對定子鐵心所采用的各向異性冷軋電工鋼片制作的試件，進行了不同頻率和不同軋制方向的導磁性能和損耗系數測定。然后采用場路耦合的方法，分析計算了高速電機的定子鐵耗和銅耗、轉子護套和永磁體內的高頻附加損耗以及轉子表面的風磨損耗。在損耗分析的基礎上，計算了高速電機的溫升。最后，設計制造了一臺額定轉速為60000r/min的高速永磁電機試驗樣機，并進行了初步的試驗研究。測量了電機在不同轉速下空載運行時的定、轉子溫升及定子繞組的反電動勢波形。通過與仿真結果的對比，部分驗證了高速永磁電機理論分析和設計方法的正確性。在此基礎上，提出一種高速永磁電機的改進設計方案，為進一步的研究工作打下了基礎。
上傳時間： 2013-04-24
上傳用戶：woshiayin
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-06-05
上傳用戶：wys0120
本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手，通過對顯示驅動系統結構與工作原理的研究，設計出顯示控制系統的框圖及各功能模塊的VHDL程序，通過單片機系統配置FPGA芯片，控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發，通過對其工作過程的研究，設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發，設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現編譯及仿真后，在實際的硬件中調試通過。
上傳時間： 2013-04-24
上傳用戶：asasasas
EDA卷積碼編解碼器實現技術針對某擴頻通信系統數據糾錯編碼的需要, 構造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
上傳時間： 2013-07-18
上傳用戶：ynwbosss
伴隨高速DSP技術的廣泛應用，實時快速可靠地進行數字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件，它的最大優點在于：設計任何幅頻特性時，可以具有嚴格的線性相位，這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件，它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關的特點，使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究，并設計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數字濾波器的基本理論為依據，使用分布式算法作為濾波器的硬件實現算法，并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點，采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進行了各個功能模塊的設計，最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例，用MAX+PLUSII軟件進行了仿真，并用MATLAB對仿真結果進行了分析，證明所設計的FIR數字濾波器功能正確。 仿真結果表明，本論文所設計的FIR濾波器硬件規模較小，采樣率達到了17.73MHz。同時只要將查找表進行相應的改動，就能分別實現低通、高通、帶通FIR濾波器，體現了設計的靈活性。
上傳時間： 2013-04-24
上傳用戶：zdluffy
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成，鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉換電路，一般由ROM實現；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號，同時用該數字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA，整個系統由VHDL語言編程，開發軟件為MAX+PLUSⅡ。經過實際測試，該系統在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
上傳時間： 2013-06-14
上傳用戶：ljt101007
對于內燃機控制應用而言，AUDO MAX系列可以為每個缸單獨計算最理想的空燃比和確定最佳燃油噴射量和點火時間。AUDO MAX系列的全面安全特性支持動力總成和底盤應用實現更高安全水平，例如連續減震控制系統。此外，AUDO MAX還十分適用于采用線控技術的車輛的自動變速箱控制。
標簽： Infineon
上傳時間： 2013-04-24
上傳用戶：asasasas
英飛凌科技股份公司近日推出適用于汽車動力總成和底盤應用的全新AUDO MAX系列32位微控制器。AUDO MAX系列可為發動機管理系統滿足歐5和歐6排放標準提供支持，使電動汽車的動力總成功能實現電氣化。AUDO MAX系列的主要特性包括：高達300MHz的最大時鐘頻率、SENT和FlexRay?等高速接口以及利用PRO-SIL?特性為先進安全設計提供全面支持。此外，這種全新的微控制器適用于在高達170°C*的溫度條件下使用。AUDO MAX系列以TriCore?處理器架構為基礎，采用90納米工藝制造。
標簽： Fairchild
上傳時間： 2013-05-24
上傳用戶：CHINA526
在電力現代化建設中，提高發電機發電效率是其中重要的一環，氫氣作為導熱性冷卻介質廣泛的應用于發電設備，作為冷卻劑，它可以有效地提高其發電效率，但它又是一種易燃易爆氣體，所以使氫氣參數處于正常范圍，保證發電機高效、安全正常工作就變得至關重要，因此對氫氣參數進行實時監測有著重要的意義。 本論文研究和開發了基于ARM和CPLD的氫氣參數監測系統，首先簡要的分析了氫冷發電機系統對氫氣參數進行監測的必要性以及當前電力系統氫氣參數監控系統的發展情況。然后提出了一種利用無線通信手機短消息業務SMS、工控總線Modbus通信協議和RR485總線、SD卡海量存儲等技術實現發電機系統多氫氣參數的現場實時監測系統的設計方案。該方案以功能強大的ARM處理器作為系統的核心。采用高精度的16位AD轉換芯片，并使用兩種濾波算法的結合對信號進行數字濾波，滿足系統對氫氣參數采集精度的要求。同時系統結合CPLD技術，用于解決系統內微控器I/O口不足以及SD卡驅動的問題，本論文采用一片CPLD擴展I/O口，每一個擴展的I/O口都分配固定的地址，ARM微控器可以通過外部總線控制擴展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數碼卡，是一種基于半導體快閃記憶器的新一代記憶設備，具有低成本，大容量的特點，系統的歷史數據存儲使用了SD卡作為存儲介質，系統并沒有直接使用ARM處理器讀寫SD卡，而是使用了擁有1270個邏輯單元的MAXⅡ1270 CPLD來驅動SD卡，在CPLD中使用VHDL語言設計了SD卡的總線協議，外部總線接口，SRAM的讀寫時序等，這樣既可以提高微處理器SD卡的讀寫速度，增強微處理器程序的移植性，又可以簡化微處理器讀寫SD卡的步驟并減少微處理器的負擔。 本論文的無線數據傳輸采用GSM無線通信技術的SMS業務遠傳現場數據，設計了GSM模塊的軟件硬件，實現了報警等數據的無線傳輸，系統的有線傳輸采用了基于Modbus通信協議的RS485總線通信方式，采用這兩種通信方式使系統的通信更加靈活、可靠。本論文最后分析了系統的不足并且提出了具體的改進方向。
上傳時間： 2013-05-26
上傳用戶：emouse
