综合久久综合,久久中文字幕av一区二区不卡,手机av免费在线

min-max

獨(dú)立蜂鳴煤氣報(bào)警

HT45F43 特性特性特性特性 MCU 特性：內(nèi)建 2x OPAs & 2x Comparators, EEPROM, HIRC 4MHz + 32K LIRC，節(jié)省外部器件傳感器：電化學(xué) Sensor（ME2-CO）電源電壓：9V 堿性電池高音量蜂鳴器輸出：（＞85DB）待機(jī)電流：Typ.21uA, Max.27uA 低電壓檢測(cè)：7.5V 自測(cè) / 校準(zhǔn)功能 LED 顯示：紅、黃、綠三顆 LED 指示使用 HT45F43 內(nèi)建 OSC & Reset 電路，節(jié)省外部器件使用 HT45F43 內(nèi)建 OPA 進(jìn)行 CO Sensor 信號(hào)放大，節(jié) 省外部器件 WATCHDOG 每 32 秒喚醒一次進(jìn)行 CO 濃度偵測(cè)和電池電壓偵測(cè)

標(biāo)簽： 獨(dú)立煤氣報(bào)警蜂鳴

上傳時(shí)間： 2013-06-16

上傳用戶：qunquan
基于VHDL語(yǔ)言的卷積碼編解碼器的設(shè)計(jì)

本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開(kāi)發(fā)平臺(tái)上基于VHDL語(yǔ)言設(shè)計(jì)（2，1，6）卷積碼編解碼器的方法。

標(biāo)簽： VHDL 語(yǔ)言卷積碼編解碼器

上傳時(shí)間： 2013-06-16

上傳用戶：zfh920401
DS18B20中文資料

FEATURES Unique 1-Wire interface requires only one port pin for communication Multidrop capability simplifies distributed temperature sensing applications Requires no external components Can be powered from data line. Power supply range is 3.0V to 5.5V Zero standby power required Measures temperatures from -55°C to +125°C. Fahrenheit equivalent is -67°F to +257°F ±0.5°C accuracy from -10°C to +85°C Thermometer resolution is programmable from 9 to 12 bits Converts 12-bit temperature to digital word in 750 ms (max.) User-definable, nonvolatile temperature alarm settings Alarm search command identifies and addresses devices whose temperature is outside of programmed limits (temperature alarm condition) Applications include thermostatic controls, industrial systems, consumer products, thermometers, or any thermally sensitive system

標(biāo)簽： 18B B20 DS 18

上傳時(shí)間： 2013-08-04

上傳用戶：CHENKAI
《智能系統(tǒng)的研究與發(fā)展二十六》

·《智能系統(tǒng)的研究與發(fā)展二十六》(Research and Development in Intelligent Systems XXVI)(Max Barmer & Richard Ellis)文字版[PDF]

標(biāo)簽： nbsp 智能系統(tǒng) 發(fā)展

上傳時(shí)間： 2013-06-21

上傳用戶：宋桃子
硬件工程師手冊(cè)

目錄第一章概述 3 第一節(jié) 硬件開(kāi)發(fā)過(guò)程簡(jiǎn)介 3 §1.1.1 硬件開(kāi)發(fā)的基本過(guò)程 4 §1.1.2 硬件開(kāi)發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章硬件開(kāi)發(fā)規(guī)范化管理 5 第一節(jié) 硬件開(kāi)發(fā)流程 5 §3.1.1 硬件開(kāi)發(fā)流程文件介紹 5 §3.2.2 硬件開(kāi)發(fā)流程詳解 6 第二節(jié) 硬件開(kāi)發(fā)文檔規(guī)范 9 §2.2.1 硬件開(kāi)發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開(kāi)發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開(kāi)發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程： 11 §3.3.2 項(xiàng)目實(shí)施管理流程： 12 §3.3.3 軟件開(kāi)發(fā)流程： 12 §3.3.4 系統(tǒng)測(cè)試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開(kāi)發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開(kāi)發(fā)工具 26 §3.2.5 VHDL語(yǔ)音 33 第三節(jié) 常用的接口及總線設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計(jì)： 43 §3.3.3 并口設(shè)計(jì)及總線設(shè)計(jì)： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡(jiǎn)介 67 §3.6.2 高速傳線理論與設(shè)計(jì) 70 §3.6.3 總線阻抗匹配、總線驅(qū)動(dòng)與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開(kāi)發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開(kāi)發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號(hào)的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測(cè)試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國(guó)際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開(kāi)發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開(kāi)放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章物料選型與申購(gòu) 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購(gòu)流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146

標(biāo)簽： 硬件工程師

上傳時(shí)間： 2013-05-28

上傳用戶：pscsmon
文中介紹了QPSK調(diào)制解調(diào)的原理

文中介紹了QPSK調(diào)制解調(diào)的原理，并基于FPGA實(shí)現(xiàn)了QPSK調(diào)制解調(diào)電路。MAX+PLUSII環(huán)境下的仿真結(jié)果表明了該設(shè)計(jì)的正確性。

標(biāo)簽： QPSK 調(diào)制解調(diào)

上傳時(shí)間： 2013-08-07

上傳用戶：digacha
基于FPGA 的出租車(chē)計(jì)價(jià)器系統(tǒng)設(shè)計(jì)

摘要: 本文介紹了基于FPGA 的出租車(chē)計(jì)價(jià)器系統(tǒng)的功能、設(shè)計(jì)思想和實(shí)現(xiàn), 該設(shè)計(jì)采用模塊化自上而下的層次化設(shè)計(jì),頂\r\n層設(shè)計(jì)有5 個(gè)模塊,各模塊中子模塊采用VHDL 或圖形法設(shè)計(jì)。在Max+plusⅡ下實(shí)現(xiàn)編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預(yù)置自動(dòng)計(jì)費(fèi)、自動(dòng)計(jì)程、計(jì)時(shí)、空車(chē)顯示等多功能計(jì)價(jià)器。由于FPGA 具有高密度、可編程及有強(qiáng)大的軟件\r\n支持等特點(diǎn),所以該設(shè)計(jì)具有功能強(qiáng)、靈活和可靠性高等特點(diǎn),具有一定的實(shí)用價(jià)值。

標(biāo)簽： FPGA 出租車(chē)計(jì)價(jià)器系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2013-08-09

上傳用戶：Zxcvbnm
CPLD設(shè)計(jì)實(shí)現(xiàn)智能機(jī)器小車(chē)主要完成尋跡功能等

智能機(jī)器小車(chē)主要完成尋跡功能，由機(jī)械結(jié)構(gòu)和控制單元兩個(gè)部分組成。機(jī)械結(jié)構(gòu)是一個(gè)由底盤(pán)、前后輔助輪、控制板支架、傳感器支架、左右驅(qū)動(dòng)輪、步進(jìn)電機(jī)等組成。控制單元部分主要由主要包含傳感器及其調(diào)理電路、步進(jìn)電機(jī)及驅(qū)動(dòng)電路、控制器三個(gè)部分。本設(shè)計(jì)的核心為控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的設(shè)計(jì)主要在MAX+plusⅡ10.0環(huán)境下利用VHDL語(yǔ)言編程實(shí)現(xiàn)。驅(qū)動(dòng)步進(jìn)電機(jī)電路主要利用ULN2803作為驅(qū)動(dòng)芯片。

標(biāo)簽： CPLD 設(shè)計(jì)實(shí)現(xiàn) 智能機(jī)

上傳時(shí)間： 2013-08-30

上傳用戶：ve3344
ＦＰＧＡ數(shù)字鐘的設(shè)計(jì)

ＦＰＧＡ數(shù)字鐘的設(shè)計(jì)，用VHDL語(yǔ)言編程，max+plus仿真，可在實(shí)際電路中驗(yàn)證

標(biāo)簽： 數(shù)字

上傳時(shí)間： 2013-09-02

上傳用戶：packlj
本教程定位于FPGA/CPLD的快速入門(mén)。以ALTERA公司的芯片和相應(yīng)的開(kāi)發(fā)軟件為目標(biāo)載體進(jìn)行闡述

本教程定位于FPGA/CPLD的快速入門(mén)。以ALTERA公司的芯片和相應(yīng)的開(kāi)發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開(kāi)發(fā)軟件MAX和Plusa和Quartus的使用

標(biāo)簽： ALTERA FPGA CPLD 教程

上傳時(shí)間： 2013-09-05

上傳用戶：llwap