拿verilog編寫的som(自適應(yīng)神經(jīng)網(wǎng)絡(luò)算法)，用于障礙物檢測，基于FPGA可綜合實驗，已經(jīng)在altera的cylcone上實現(xiàn)
標(biāo)簽： verilog som 編寫 神經(jīng)網(wǎng)絡(luò)算法
上傳時間： 2014-01-27
上傳用戶：壞壞的華仔
拿verilog和vhdl編寫的串口通信代碼(可綜合)
標(biāo)簽： verilog vhdl 編寫 串口通信
上傳時間： 2015-08-22
上傳用戶：bcjtao
i2c總線verilog源代碼 ，包括測試模塊
標(biāo)簽： verilog i2c 總線 源代碼
上傳時間： 2015-08-26
上傳用戶：2467478207
master spi的源代碼（verilog），包括文檔，測試程序
標(biāo)簽： verilog master spi 源代碼
上傳時間： 2014-01-13
上傳用戶：拔絲土豆
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個資料對你有用。
標(biāo)簽： Verilog HDL 硬件描述語言
上傳時間： 2015-09-02
上傳用戶：zhaoq123
VERILOG語言速查手冊,與VHDL齊名的另外一硬件描述語言
標(biāo)簽： VERILOG VHDL 語言 硬件描述語言
上傳時間： 2013-12-15
上傳用戶：lanjisu111
夏宇聞老師的Verilog書，pdf格式。
標(biāo)簽： Verilog
上傳時間： 2015-09-04
上傳用戶：cc1
Verilog HDL硬件描述語言，徐振林編著。pdf格式。
上傳時間： 2014-12-04
上傳用戶：tianyi223
初學(xué)cpu結(jié)構(gòu)的很好的verilog代碼的示例，適合初學(xué)者
標(biāo)簽： verilog cpu 代碼
上傳用戶：ma1301115706
這是使用VERILOG語言，基于MICRON公司的SDRAM開發(fā)的SDRAM接口邏輯
標(biāo)簽： VERILOG 語言
上傳時間： 2014-01-03
上傳用戶：ynzfm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
