主要完成數(shù)字電視前端信號(hào)處理和緩沖作用的verilog源代碼，可以直接使用
標(biāo)簽： verilog 數(shù)字電視 信號(hào)處理 源代碼
上傳時(shí)間： 2013-12-18
上傳用戶：woshiayin
包含UART口的VERILOG源程序，該程序在FPGA上驗(yàn)證通過(guò)，可作為芯片設(shè)計(jì)，或FPGA設(shè)計(jì)的一個(gè)完整IP核，硬件設(shè)計(jì)的兄弟們可參考一下。
標(biāo)簽： VERILOG UART 源程序
上傳時(shí)間： 2015-03-14
上傳用戶：VRMMO
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
標(biāo)簽： verilog 1394 cpld 控制
上傳用戶：ztj182002
本文介紹了使用verilog語(yǔ)言進(jìn)行硬件設(shè)計(jì)的一些基本技巧
標(biāo)簽： verilog 語(yǔ)言 硬件設(shè)計(jì) 基本技巧
上傳時(shí)間： 2015-03-15
上傳用戶：wkchong
Computer Architecture Handbook on Verilog HDL
標(biāo)簽： Architecture Computer Handbook Verilog
上傳用戶：www240697738
發(fā)一個(gè)基于ModelSim仿真的Verilog源代碼包
標(biāo)簽： ModelSim Verilog 仿真 源代碼
上傳時(shí)間： 2013-12-10
上傳用戶：水中浮云
這是8位微處理器的Verilog源代碼，可以欠在Flex10k10里面
標(biāo)簽： Verilog 8位微處理器 源代碼
上傳時(shí)間： 2014-01-24
上傳用戶：皇族傳媒
flash接口控制器的VHDL以及verilog源代碼和Testbench程序
標(biāo)簽： Testbench verilog flash VHDL
上傳時(shí)間： 2013-12-26
上傳用戶：netwolf
Verilog 語(yǔ)法速查手冊(cè)，做成了一個(gè)頁(yè)面形式，方便Verilog開(kāi)發(fā)人員查詢！
標(biāo)簽： Verilog 速查手冊(cè)
上傳時(shí)間： 2014-01-10
上傳用戶：songrui
verilog實(shí)現(xiàn)ALU的源代碼，并提供了一個(gè)詳細(xì)的測(cè)試平臺(tái)！
標(biāo)簽： verilog ALU 源代碼
上傳時(shí)間： 2015-03-23
上傳用戶：aysyzxzm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
