亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 包含UART口的VERILOG源程序

包含UART口的VERILOG源程序

  • 資源大小:10 K
  • 上傳時間: 2015-03-14
  • 上傳用戶:flyhack007
  • 資源積分:2 下載積分
  • 標      簽: VERILOG UART 源程序

資 源 簡 介

包含UART口的VERILOG源程序,該程序在FPGA上驗證通過,可作為芯片設計,或FPGA設計的一個完整IP核,硬件設計的兄弟們可參考一下。

相 關 資 源

主站蜘蛛池模板: 玉田县| 宜黄县| 宁德市| 调兵山市| 阿鲁科尔沁旗| 荆门市| 宣恩县| 墨竹工卡县| 宜良县| 临高县| 姚安县| 开原市| 武山县| 虞城县| 大同县| 马龙县| 阳谷县| 呼和浩特市| 和田市| 大新县| 浑源县| 吉林省| 晴隆县| 大同县| 乡城县| 宁国市| 望江县| 连城县| 萝北县| 白城市| 新密市| 长葛市| 孟村| 阳江市| 建水县| 大邑县| 乌拉特后旗| 务川| 连平县| 翁源县| 富锦市|