亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 包含UART口的VERILOG源程序

包含UART口的VERILOG源程序

  • 資源大小:10 K
  • 上傳時間: 2015-03-14
  • 上傳用戶:flyhack007
  • 資源積分:2 下載積分
  • 標      簽: VERILOG UART 源程序

資 源 簡 介

包含UART口的VERILOG源程序,該程序在FPGA上驗證通過,可作為芯片設計,或FPGA設計的一個完整IP核,硬件設計的兄弟們可參考一下。

相 關 資 源

主站蜘蛛池模板: 西平县| 麻栗坡县| 上蔡县| 榆林市| 赤水市| 开鲁县| 南宁市| 芦山县| 会同县| 舞钢市| 佛山市| 慈利县| 牟定县| 都匀市| 大洼县| 合江县| 安岳县| 祥云县| 准格尔旗| 时尚| 屏山县| 光山县| 清水河县| 荔浦县| 玛沁县| 杭锦后旗| 轮台县| 赤峰市| 清水河县| 奉新县| 阿克陶县| 富川| 海南省| 荆州市| 舞钢市| 礼泉县| 若尔盖县| 宣城市| 留坝县| 葫芦岛市| 内黄县|