<center id="go0ys"></center>
SPI協(xié)議的VHDL/Verilog語言實現(xiàn)。
標簽： Verilog VHDL SPI 協(xié)議
上傳時間： 2015-08-16
上傳用戶：baiom
曼碼解碼的Verilog代碼.可以多平臺運行,此是第一部分,共四部分.
標簽： Verilog 分 解碼 代碼
上傳時間： 2015-08-19
上傳用戶：GavinNeko
此是進行循環(huán)冗余效驗的Verilog編碼，適合多種標準，如CRC16
標簽： Verilog 循環(huán)冗余 編碼
上傳時間： 2013-12-22
上傳用戶：refent
這是一組Verilog的代碼小程序，適合新手練習使用．
標簽： Verilog 代碼 程序
上傳用戶：dsgkjgkjg
用Verilog實現(xiàn)基于FPGA的通用分頻器
標簽： Verilog FPGA 分頻器
上傳時間： 2015-08-20
上傳用戶：songrui
verilog實現(xiàn)鎖存器，共有四個文件，包含測試文件
標簽： verilog 鎖存器
上傳時間： 2013-12-25
上傳用戶：wpwpwlxwlx
verilog HDL實現(xiàn)先進先出棧，不含測試文件
標簽： verilog HDL 棧
上傳用戶：rocwangdp
verilog實現(xiàn)16*16位乘法器，帶測試文件
標簽： verilog 16 乘法器
上傳時間： 2013-12-18
上傳用戶：天誠24
用verilog編寫的fir濾波器程序，開發(fā)環(huán)境可以用ise quartus或active hdl等
標簽： verilog fir 編寫 濾波器
上傳時間： 2015-08-21
上傳用戶：英雄
用verilog寫的FIR濾波器,不錯可以
標簽： verilog FIR 濾波器
上傳用戶：清風冷雨
蟲蟲下載站版權所有 京ICP備2021023401號-1
