<table id="guiyw"></table> 描述了一個8 通道壓頻轉換( ) 數據采集器的硬件設計和實現過程. 該數據采集 \r\n V FC \r\n\r\n程序 原理
標簽： 壓頻轉換
上傳時間： 2013-08-24
上傳用戶：003030
本書的)4一個持色是從FPGA設計的角度出發．別祈了vHD巳語法的特點以及它們的正\r\n確使用方沈，將初學者在運用vHDL語吉進行FPrjA設計中會遇到的疑惑，— 點撥清楚。\r\n并紀合作者的多年FPGA設計經驗，講述廠許多EDA設計思想v并貫穿全書始終。\r\n
上傳時間： 2013-08-30
上傳用戶：YYRR
AD8397內置兩個電壓反饋型運算放大器，能夠以出色的線性度驅動高負載。共發射極、軌到軌輸出級的輸出電壓能力優于典型射隨輸出級，驅動25 負載時擺幅可以達到任一供電軌的0.5 V范圍以內。低失真、高輸出電流和寬輸出動態范圍使AD8397特別適合要求高負載上大信號擺幅的應用。
上傳時間： 2013-12-22
上傳用戶：1417818867
ID 型號廠家用途構造溝道v111(V) ixing(A) pdpch(W) waixing 1 2SJ11 東芝DC, LF A, JChop P 20 -10m 100m 4-2 2 2SJ12 東芝DC, LF A,J Chop P 20 -10m 100m 4-2 3 2SJ13 東芝DC, LF A, JChop P 20 -100m 600m 4-35 4 2SJ15 富士通DC, LF A J P 18 -10m 200m 4-1 5 2SJ16 富士通DC, LF A J P 18 -10m 200m 4-1 6 2SJ17 C-MIC J P 20 0.5m 10m 4-47 7 2SJ18 LF PA J(V) P 170 -5 63 4-45 8 2SJ19 NEC LF D J(V) P 140 -100m 800m 4-41 9 2SJ20 NEC LF PA J(V) P 100 -10 100 4-42 10 2SJ22 C-MIC J P 80 0.5m 50m 4-48 11 2SJ39 三菱LF A J P 50 -10m .15/CH 4-81 12 2SJ40 三菱LF A,A-SW J P 50 -10m 300m 4-151 13 2SJ43 松下LF A J P 50 20m 250m 4-80A 14 2SJ44 NEC LF LN A J P 40 -10m 400m 4-53A 15 2SJ45 NEC LF A J P 40 -10m 400m 4-53A 16 2SJ47 日立LF PA MOS P -100 -7 100 4-28A 17 2SJ48 日立LF PA, HS MPOSSW P -120 -7 100 4-28A 18 2SJ49 日立LF PA,HS PMSOWS P -140 -7 100 4-28A 19 2SJ49(H) 日立HS PSW MOS P -140 -7 100 4-28A 20 2SJ50 日立LF/HF PA,HMSO SPSW P -160 -7 100 4-28A 21 2SJ50(H) 日立HS PSW MOS P -160 -7 100 4-28A 22 2SJ51 日立LF LN A J P 40 -10m 800m 4-97A 23 2SJ55 日立LF/HF PA,HMSO SPSW P -180 -8 125 4-28A
上傳時間： 2013-10-10
上傳用戶：13162218709
基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時間： 2013-11-04
上傳用戶：xlcky
單端雙極輸入信號的推薦電路如圖 1 所示。Vs+ 是放大器的電源；負電源輸入接地。VIN 為輸入信號源，其表現為一個在接地電位（±0 V）附近擺動的接地參考信號，從而形成一個雙極信號。RG 和 RF 為放大器的主增益設置電阻。VOUT+和 VOUT- 為 ADC 的差動輸出信號。它們的相位差為 180o，并且電平轉換為VOCM。
上傳時間： 2013-10-31
上傳用戶：15527161163
設計了一種帶振幅控制的晶體振蕩器，用于32 768 Hz的實時時鐘。振幅調節環采用源接地振蕩器形式來得到高的頻率穩定性和低的功耗。使用MOS管電阻有效的減小了版圖面積。電路在0.35 μm、5 V CMOS工藝上實現，仿真和測試結果都能滿足設計要求。
上傳時間： 2013-11-10
上傳用戶：maricle
AD5933/AD5934的電流-電壓（I-V）放大級還可能輕微增加信號鏈的不準確性。I-V轉換級易受放大器的偏置電流、失調電壓和CMRR影響。通過選擇適當的外部分立放大器來執行I-V轉換，用戶可挑選一個具有低偏置電流和失調電壓規格、出色CMRR的放大器，提高I-V轉換的精度。該內部放大器隨后可配置成一個簡單的反相增益級。
上傳時間： 2013-10-27
上傳用戶：wangzeng
圖1所示電路采用digiPOT+系列數字電位計AD5292、雙通道運算放大器ADA4091-2和基準電壓源ADR512，提供一種低成本、高電壓、單極性DAC。該電路提供10位分辨率，輸出電壓范圍為0 V至30 V，能夠提供最高±20 mA的輸出電流。AD5292可以通過SPI兼容型串行接口編程。
上傳時間： 2013-11-23
上傳用戶：yuhaihua_tony
提出了一種基于gm /ID方法設計的可變增益放大器。設計基于SMIC90nmCMOS工藝模型，可變增益放大器由一個固定增益級、兩個可變增益級和一個增益控制器構成。固定增益級對輸入信號預放大，以增加VGA最大增益。VGA的增益可變性由兩個受增益控制器控制的可變增益級實現。運用gm /ID的綜合設計方法，優化了任意工作范圍內，基于gm /ID和VGS關系的晶體管設計，實現了低電壓低功耗。為得到較寬的增益范圍，應用了一種新穎的偽冪指函數。利用Cadence中spectre工具仿真，結果表明，在1.2 V的工作電壓下，具有76 dB的增益，控制電壓范圍超過0.8 V，帶寬范圍從34 MHz到183.6 MHz，功耗為0.82 mW。
上傳時間： 2013-11-10
上傳用戶：笨小孩
<strike id="mogak"></strike>