基于FPGA的智能控制器設計及測試方法研究
標簽： FPGA 智能控制器 方法研究 測試
上傳時間： 2013-08-08
上傳用戶：aa7821634
基于FPGA的VGA圖像控制器的設計與實現
標簽： FPGA VGA 圖像控制器
上傳時間： 2013-08-09
上傳用戶：sclyutian
基于FPGA的VGA圖形控制器的實現方法
標簽： FPGA VGA 圖形控制器 實現方法
上傳時間： 2013-08-10
上傳用戶：micheal158235
目前市面上比較流行的can協議vhdl控制器，提供源碼參考設計，同仁可自行下載
標簽： vhdl can 協議 控制器
上傳時間： 2013-08-12
上傳用戶：非洲之星
用Altera CPLD做為控制器從Flash上讀取image文件對Altera FPGA編程
標簽： Altera Flash image CPLD
上傳時間： 2013-08-13
上傳用戶：zwei41
基于FPGA的SPI控制器.doc,包括FPGA實現地源代碼和協議的基本介紹\\r\\n
標簽： FPGA SPI 控制器
上傳時間： 2013-08-14
上傳用戶：lili123
基于ARM 微控制器配置FPGA 的實現\r\n摘 要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實現過程。這是一種靈活和經濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統實現的流程、硬件電路設計、J TAG 驅動算法的實現和配置時間的測試結果。
標簽： XILINXFPGA ATMEL 4081 JTAG
上傳時間： 2013-08-15
上傳用戶：gououo
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調試運行成功
標簽： verilog FPGA uart 控制器
上傳用戶：qazxsw
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網物理層（PHY）芯片來實現網絡接入\r\n
標簽： FPGA 嵌入式系統 以太網控制器 底層
上傳時間： 2013-08-18
上傳用戶：青春給了作業95
蟲蟲下載站版權所有 京ICP備2021023401號-1
