亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

plusII

  • 文中介紹了QPSK調(diào)制解調(diào)的原理

    文中介紹了QPSK調(diào)制解調(diào)的原理，并基于FPGA實(shí)現(xiàn)了QPSK調(diào)制解調(diào)電路。MAX+plusII環(huán)境下的仿真結(jié)果表明了該設(shè)計(jì)的正確性。

    標(biāo)簽： QPSK 調(diào)制解調(diào)

    上傳時間： 2013-08-07

    上傳用戶：digacha

  • GAL使用教程

    9.1  通用可編程邏輯器件GAL 9.2  ABEL-HDL硬件描述語言 9.3  開發(fā)軟件ISP Synario操作簡介 9.4 可編程邏輯器件CPLD/FPGA 9.5  MAX+plusII開發(fā)軟件 邏輯器件，即可用來實(shí)現(xiàn)特定邏輯功能的電子器件。最基本的邏輯關(guān)系有“與”、“或”、“非”等。門電路等都是邏輯器件，如74LS08（2輸入四與門）實(shí)現(xiàn)“與”邏輯，74LS32（2輸入四或門）實(shí)現(xiàn)“或”邏輯，這是實(shí)現(xiàn)簡單邏輯功能，還有很多電路實(shí)現(xiàn)復(fù)雜邏輯功能，如微處理器等，這類是定制器件。

    標(biāo)簽： GAL 使用教程

    上傳時間： 2013-10-26

    上傳用戶：jiangshandz

  • 常系數(shù)的FIR濾波器VHDL設(shè)計(jì)文件

    常系數(shù)的FIR濾波器VHDL設(shè)計(jì)文件，在MUX+plusII調(diào)試通過

    標(biāo)簽： VHDL FIR 系數(shù) 濾波器

    上傳時間： 2013-12-26

    上傳用戶：xfbs821

  • 電梯控制的VHDL程序及其仿真

    電梯控制的VHDL程序及其仿真，用的是MAX+plusII，要下的頂

    標(biāo)簽： VHDL 電梯控制 仿真 程序

    上傳時間： 2013-12-23

    上傳用戶：咔樂塢

  • 電子時鐘的實(shí)現(xiàn)和仿真

    電子時鐘的實(shí)現(xiàn)和仿真，在MAX+plusII下實(shí)現(xiàn)，編譯通過

    標(biāo)簽： 電子時鐘 仿真

    上傳時間： 2013-12-17

    上傳用戶：894898248

  • 一個小程序

    一個小程序，用Veilog HDL編寫的，可以用于籃球比賽的倒計(jì)時牌，已在max-plusII上仿真通過。

    標(biāo)簽： 程序

    上傳時間： 2015-08-15

    上傳用戶：許小華

  • 此為秒表程序

    此為秒表程序，具有秒表的一般基本功能，已在MAX+plusII 10.2下編譯通過。

    標(biāo)簽： 程序

    上傳時間： 2013-12-22

    上傳用戶：woshini123456

  • 四位全加器

    四位全加器，VHDL語言，max+plusII平臺做的

    標(biāo)簽： 全加器

    上傳時間： 2016-02-17

    上傳用戶：xz85592677

  • VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

    VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫， 意思是超高速集成電路硬件描述語言。對于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計(jì)，它有獨(dú)特的作用。它的硬件描述能力強(qiáng)，能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語言的應(yīng)用至少意味著兩種重大的改變：電路的設(shè)計(jì)竟然可以通過文字描述的方式完成；電子電路可以當(dāng)作文件一樣來存儲。隨著現(xiàn)代技術(shù)的發(fā)展，這種語言的效益與作用日益明顯，每年均能夠以超過30％的速度快速成長。 這次畢業(yè)設(shè)計(jì)的內(nèi)容是在簡要介紹了VHDL語言的一些基本語法和概念后，進(jìn)一步應(yīng)用VHDL，在MAX+plusII 的環(huán)境下設(shè)計(jì)一個電子鐘，最后通過仿真出時序圖實(shí)現(xiàn)預(yù)定功能。電子鐘的時間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計(jì)，內(nèi)部的時間控制輸出則用到了各種設(shè)計(jì)，包括：加法計(jì)數(shù)器，掃描電路，控制秒、分、時的分頻電路，各種數(shù)制的轉(zhuǎn)換。

    標(biāo)簽： Description Integrated Hardware Language

    上傳時間： 2016-03-08

    上傳用戶：hwl453472107

  • 《VDHL硬件描述語言與數(shù)字邏輯》 ——————電子工程師必備知識 西安電子科技大學(xué)出版社出版 第一章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述 第二章 VHDL語言程序的基本結(jié)構(gòu) 第三章 VHDL語言的數(shù)據(jù)類

    《VDHL硬件描述語言與數(shù)字邏輯》 ——————電子工程師必備知識 西安電子科技大學(xué)出版社出版 第一章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述 第二章 VHDL語言程序的基本結(jié)構(gòu) 第三章 VHDL語言的數(shù)據(jù)類型及運(yùn)算操作符 第四章 VHDL語言構(gòu)造體的描述方式 第五章 VHDL語言的主要描述語言 第六章 數(shù)值系統(tǒng)的狀態(tài)模型 第七章 基本邏輯電路設(shè)計(jì) 第八章 仿真與邏輯綜合 第九章 計(jì)時電路設(shè)計(jì)實(shí)例 第十章 微處理器接口芯片設(shè)計(jì)實(shí)例 第十一章 93版和87版VHDL語言的主要區(qū)別 第十二章 MAX+plusII使用說明

    標(biāo)簽： VHDL VDHL 硬件描述語言 數(shù)字邏輯

    上傳時間： 2013-12-30

    上傳用戶：皇族傳媒

主站蜘蛛池模板： 青铜峡市| 平陆县| 鹿邑县| 罗江县| 清河县| 彩票| 孝义市| 柘荣县| 商城县| 金川县| 盖州市| 南充市| 石嘴山市| 中西区| 自治县| 广昌县| 雅江县| 舟山市| 张北县| 武宣县| 云浮市| 抚远县| 巴楚县| 墨玉县| 罗田县| 五指山市| 隆尧县| 朔州市| 尼木县| 青铜峡市| 岢岚县| 福鼎市| 深水埗区| 济源市| 岳池县| 余干县| 江源县| 前郭尔| 岳池县| 阳高县| 含山县|