并入串出移位寄存器和8路并行輸出串行移位寄存器的VHDL代碼,經(jīng)quartus II 5.1驗(yàn)證可用
上傳時(shí)間: 2013-12-26
上傳用戶(hù):D&L37
基于FPGA的6層電梯控制器,使用VHDL編程,用quartus II進(jìn)行仿真模擬
上傳時(shí)間: 2017-09-03
上傳用戶(hù):wff
第一章、ALTERA QUATUSII 5.0 使用介紹...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 設(shè)計(jì)過(guò)程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立設(shè)計(jì).......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理圖文件.............................. 7 2.2、2 使用 quartus II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG HDL、VHDL 與 AHDL ...................................... 9 3. 編譯綜合設(shè)計(jì).......................................................... 9 4. 仿真工程............................................................. 11 5. 分配設(shè)備與管腳....................................................... 12 6. 程序下載............................................................. 15 7. 調(diào)試與軟件邏輯分析儀的使用........................................... 16 7.1. 設(shè)置和運(yùn)行 SIGNALTAP II 邏輯分析器................................. 17 7.2. 設(shè)置觸發(fā)器: ..................................................... 18 第二章 FPGA 試驗(yàn)平臺(tái)介紹................................................. 19 1 簡(jiǎn)介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED,撥碼開(kāi)關(guān)和按鍵................................................... 21 3.1 十二個(gè)發(fā)光二極管(LED)七段數(shù)碼顯示器.............................. 21 3.2 四位撥碼開(kāi)關(guān)和兩個(gè)功能按鍵......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠標(biāo)、鍵盤(pán)接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速,異步SRAM ....................................................... 27 10 高速,同步SDRAM ...................................................... 33 11 大容量,快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 編程和調(diào)試接口....................................................... 39 14 時(shí)鐘源............................................................... 39 15 電源方案............................................................. 41 16 復(fù)位電路............................................................. 42 17 擴(kuò)展板接口........................................................... 42 第三章 數(shù)字電路與數(shù)字系統(tǒng)試驗(yàn)........................................... 45 第一部分 基礎(chǔ)試驗(yàn)....................................................... 45 實(shí)驗(yàn)一 3/8 譯碼器....................................................... 45 實(shí)驗(yàn)二 分頻器........................................................... 47 實(shí)驗(yàn)三 BCD 七段顯示譯碼器實(shí)驗(yàn)............................................ 47 實(shí)驗(yàn)四 模擬74LS160 計(jì)數(shù)器實(shí)驗(yàn)........................................... 50 實(shí)驗(yàn)五 交通燈控制器..................................................... 51 實(shí)驗(yàn)六 乒乓球游戲機(jī)..................................................... 52 試驗(yàn)七 掃描數(shù)碼顯示器................................................... 54 試驗(yàn)八 頻率計(jì)........................................................... 56 第二部分 接口控制器試驗(yàn)................................................. 58 試驗(yàn)九 RS-232 串口控制器................................................. 58 試驗(yàn)十 LCD 顯示試驗(yàn)...................................................... 60 試驗(yàn)十一 VGA 控制輸出試驗(yàn)............................................... 64 試驗(yàn)十二 PS/2 鍵盤(pán)控制器試驗(yàn)............................................ 66 試驗(yàn)十三 接口互連試驗(yàn)................................................... 69
標(biāo)簽: FPGA
上傳時(shí)間: 2015-10-08
上傳用戶(hù):shzweh1234
quartus II新建工程,波形仿真詳細(xì)入門(mén)教程
標(biāo)簽: EDA;quartus II
上傳時(shí)間: 2016-04-26
上傳用戶(hù):shasha
第一講:quartus II 安裝及工程建立。 第二講:Verilog HDL語(yǔ)言的運(yùn)用及仿真。 第三講:原理圖方式編程及IP核調(diào)用。 第四講:程序下載。
標(biāo)簽: FPGA
上傳時(shí)間: 2016-11-07
上傳用戶(hù):825858099
在掌握常用數(shù)字電路功能和原理的基礎(chǔ)上,根據(jù)EDA技術(shù)課程所學(xué)知識(shí),利用硬件描述語(yǔ)言Verilog HDL、EDA軟件quartus II和硬件平臺(tái)Cyclone/Cyclone II FPGA進(jìn)行電路系統(tǒng)的設(shè)計(jì)。本次實(shí)驗(yàn)我完成的內(nèi)容是簡(jiǎn)單計(jì)算器的設(shè)計(jì)
上傳時(shí)間: 2016-12-04
上傳用戶(hù):925912853
基于verilog正弦信號(hào)發(fā)生器,實(shí)用軟件為quartus II,分頻模塊有四個(gè)
標(biāo)簽: verilog 正弦信號(hào)發(fā)生器
上傳時(shí)間: 2016-12-21
上傳用戶(hù):重中之重
里面有說(shuō)明,可以按照說(shuō)明進(jìn)行破解,具體軟件請(qǐng)自行下載。
上傳時(shí)間: 2018-01-08
上傳用戶(hù):asdfghjklqwer
講解原理圖設(shè)計(jì)與軟件使用,是入門(mén)學(xué)習(xí)的資料
上傳時(shí)間: 2019-01-20
上傳用戶(hù):wjh1215
10位,深度為4096,有符號(hào)數(shù),正弦表,mif文件,可導(dǎo)入quartus II生成ROM。
標(biāo)簽: mif 正弦 10位 有符號(hào)數(shù)
上傳時(shí)間: 2020-04-23
上傳用戶(hù):xflly
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1