<rt id="yekcw"></rt>
基于FPGA數(shù)字電壓表的設(shè)計(jì) EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫(xiě)，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。 EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計(jì)正是用VHDL語(yǔ)言完成的 。此次設(shè)計(jì)采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計(jì)的參考電壓為2.5V，精度為0.01V。此電壓表的設(shè)計(jì)特點(diǎn)為通過(guò)軟件編程下載到硬件實(shí)現(xiàn)，設(shè)計(jì)周期短，開(kāi)發(fā)效率高。
標(biāo)簽： FPGA 數(shù)字電壓表 報(bào)告
上傳時(shí)間： 2013-10-22
上傳用戶：Shaikh
本教程內(nèi)容力求以詳細(xì)的步驟和講解讓讀者以最快的方式學(xué)會(huì) MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計(jì)軟件的使用，并激起讀者對(duì) SOPC 技術(shù)的興趣。本實(shí)驗(yàn)重點(diǎn)講 8051Core 的應(yīng)用，并通過(guò)一個(gè)簡(jiǎn)單 C51 程序?qū)?1Core 進(jìn)行硬件測(cè)試。 本實(shí)驗(yàn)教程的內(nèi)容編排如下： 第 1 章簡(jiǎn)單的描述了 MC8051 IP core的基本結(jié)構(gòu)及一些應(yīng)用說(shuō)明。 第 2 章詳細(xì)的介紹 8051Core 綜合、編譯應(yīng)用。包括 Quartus II、Synplify Pro 軟件的基本應(yīng)用，ROM、RAM 模塊的生成，8051Core 的封裝及應(yīng)用測(cè)試。 附錄 A為 MC8051 IP Core 的指令集。 在閱讀本教程的過(guò)程中，請(qǐng)讀者注意以下幾點(diǎn)： 本教程在寫(xiě)作過(guò)程中遵循“寧可啰唆一點(diǎn)，也不放過(guò)細(xì)節(jié)”的方針。在教程中的某些地方，有些讀者可能覺(jué)得很“簡(jiǎn)單” ，甚至顯得有些啰唆，但對(duì)大多數(shù)初學(xué)者可能并非如此。因?yàn)樽髡哒J(rèn)為，足夠簡(jiǎn)單甚至可以跳過(guò)的內(nèi)容，對(duì)某些讀者來(lái)說(shuō)，未必能一下子就弄清楚，所以，本教程很 多地方將盡量闡述清楚，以節(jié)省讀者理解的時(shí)間。但在后面的章節(jié)中，如果涉及的細(xì)節(jié)在前面章節(jié)中已經(jīng)提及，這些內(nèi)容就會(huì)省略。 最 后作者要強(qiáng)調(diào)的是，本教程旨在引路，不會(huì)帶領(lǐng)讀者掌握更深層次的開(kāi)發(fā)，更高級(jí)的應(yīng)用希望讀者自己去挖掘。
標(biāo)簽： IPcore 8051 MC 實(shí)驗(yàn)教程
上傳時(shí)間： 2013-10-26
上傳用戶：歸海惜雪
實(shí)物設(shè)計(jì)
上傳時(shí)間： 2013-11-12
上傳用戶：qingdou
QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說(shuō)明。 Step1：打開(kāi)QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2013-10-18
上傳用戶：909000580
《Altera FPGA工程師成長(zhǎng)手冊(cè)》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細(xì)講述了基于可編程邏輯技術(shù)的設(shè)計(jì)方法。《Altera FPGA工程師成長(zhǎng)手冊(cè)》講解時(shí)穿插了大量典型實(shí)例，便于讀者理解和演練。另外，為了幫助讀者更好地學(xué)習(xí)，《Altera FPGA工程師成長(zhǎng)手冊(cè)》提供了配套語(yǔ)音教學(xué)視頻，這些視頻和《Altera FPGA工程師成長(zhǎng)手冊(cè)》源代碼一起收錄于《Altera FPGA工程師成長(zhǎng)手冊(cè)》配書(shū)光盤中。 《Altera FPGA工程師成長(zhǎng)手冊(cè)》涉及面廣，從基本的軟件使用到一般電路設(shè)計(jì)，再到nios ⅱ軟核處理器的設(shè)計(jì)，幾乎涉及fpga開(kāi)發(fā)設(shè)計(jì)的所有知識(shí)。具體內(nèi)容包括：eda開(kāi)發(fā)概述、altera quartus ii開(kāi)發(fā)流程、altera quartus ii開(kāi)發(fā)向?qū)Аhdl語(yǔ)言、基本邏輯電路設(shè)計(jì)、宏模塊、lpm函數(shù)應(yīng)用、基于fpga的dsp開(kāi)發(fā)設(shè)計(jì)、sopc系統(tǒng)構(gòu)架、soc系統(tǒng)硬件開(kāi)發(fā)、sopc系統(tǒng)軟件開(kāi)發(fā)、nios ii常用外設(shè)、logiclock優(yōu)化技術(shù)等。
標(biāo)簽： Altera FPGA 清華大學(xué) 工程師
上傳時(shí)間： 2015-01-01
上傳用戶：123啊
FPGA學(xué)習(xí)資料
上傳時(shí)間： 2013-10-29
上傳用戶：liu123
eda必下。。
上傳時(shí)間： 2013-11-16
上傳用戶：杏簾在望
本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無(wú)論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
標(biāo)簽： FPGA 運(yùn)動(dòng)估計(jì)
上傳時(shí)間： 2013-11-03
上傳用戶：司令部正軍級(jí)
基于解決Xmodem協(xié)議中CRC校驗(yàn)的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運(yùn)算CRC校驗(yàn)碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過(guò)以VHDL語(yǔ)言仿真試驗(yàn)，得出Xmodem協(xié)議中CRC校驗(yàn)，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實(shí)時(shí)性要求的結(jié)論。
標(biāo)簽： Xmodem FPAG CRC 協(xié)議
上傳時(shí)間： 2013-10-09
上傳用戶：胡蘿卜醬
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構(gòu)成了R-S（255，223）編碼系統(tǒng)；利用Quartus II 9.0作為硬件仿真平臺(tái)，用硬件描述語(yǔ)言Verilog_HDL實(shí)現(xiàn)編程，并且通過(guò)JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯(cuò)能力很強(qiáng)的特殊的非二進(jìn)制BCH碼，能應(yīng)對(duì)隨機(jī)性和突發(fā)性錯(cuò)誤，廣泛應(yīng)用于各種通信系統(tǒng)中和保密系統(tǒng)中。R-S（255，223）碼能夠檢測(cè)32字節(jié)長(zhǎng)度和糾錯(cuò)16字節(jié)長(zhǎng)度的連續(xù)數(shù)據(jù)錯(cuò)誤信息。
標(biāo)簽： CycloneIII RS編碼
上傳時(shí)間： 2013-10-08
上傳用戶：yuchunhai1990
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
