亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

quartus

quartusIIdesign是最高級和復雜的,用于system-on-a-programmable-chip(SOPC)的設計環境。quartusIIdesign提供完善的timingclosure和LogicLock?基于塊的設計流程。quartusIIdesign是唯一一個包括以timingclosure和基于塊的設計流為基本特征的programmablelogicdevice(PLD)的軟件。quartusII設計軟件改進了性能、提升了功能性、解決了潛在的設計延遲等,在工業領域率先提供FPGA與mask-programmeddevices開發的統一工作流程。
  • 基于FPGA的數字上變頻方法研究

    本論文介紹了毫米波通信系統中常用的上變頻方案和調制方式,比較了它們的性能和特點,最終在發射系統中選擇了DQPSK調制方式。提出了一種利用數字上變頻技術進行基帶信號的數字域上變頻調制的方法。系統設計采用了現場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結合的方案。 本設計硬件平臺以AD公司的AD9857為核心,在數字域完成了基帶數字信號內插濾波、正交調制、D/A變換等功能;選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數字信號的處理,并實現了對AD9857的控制。軟件部分,應用quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數字信號處理模塊(串并轉換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設計,并進行了仿真,仿真結果達到了設計要求。整個系統實現了在70MHz中頻載波上的DQPSK調制。系統具有結構簡單,控制靈活,頻率分辨率高,頻率變化速率高等優點。

    標簽: FPGA 數字 方法研究

    上傳時間: 2013-07-18

    上傳用戶:qoovoop

  • 圖像壓縮和AES加密算法的實現

    本文對基于FPGA的CCSDS圖像壓縮和AES加密算法的實現進行了研究。主要完成的工作有: (1)深入研究CCSDS圖像壓縮算法,并根據其編碼方案,設計并實現了相應的編解碼器。從算法性能和硬件實現復雜度兩個方面,將該算法與具有類似算法結構的JPEG2000和SPIHT圖像壓縮算法作比較分析; (2)利用硬件描述語言VerilogHDL實現CCSDS圖像壓縮算法和AES加密算法; (3)優化算法復雜度較大的功能模塊,如小波變換模塊等。使用雙端口內存模塊增加數據讀寫速度,利用DSP塊處理核心運算單元,從而很大程度上提高了模塊的運行速度,并降低了芯片的使用面積; (4)設計并實現系統的模塊級流水線,在幾乎不增加占用芯片面積的情況下,提高了系統的數據吞吐量; (5)在quartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。在硬件系統測試階段,設計并實現FPGA與PC機的串口通信模塊,提高了系統驗證的工作效率。

    標簽: AES 圖像壓縮 加密算法

    上傳時間: 2013-05-19

    上傳用戶:1757122702

  • 基于FPGA的DDS雙通道波形發生器

    直接數字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術,其數字結構滿足了現代電子系統的許多要求,因而得到了迅速的發展。現場可編程門陣列器件(FPGA)的出現,改變了現代電子數字系統的設計方法,提供了一種全新的設計模式。本論文結合這兩項技術,并利用單片機控制靈活的特點,開發了一種雙通道波形發生器。在實現過程中,選用了Altera公司的EP1C6Q240C8芯片作為產生波形數據的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機作為控制芯片。本設計中,FPGA芯片的設計和與控制芯片的接口設計是一個難點,本文利用Altera的設計工具quartus Ⅱ并結合Verilog-HDL語言,采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用EP1C6Q240C8完成DDS模塊的設計過程,這是設計的基礎。接著分析了整個設計中應處理的問題,根據設計原理就功能上進行了劃分,將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。然后就這三個部分分別詳細地進行了闡述。并且通過系列實驗,詳細地分析了該波形發生器的功能、性能、實現和實驗結果。最后,結合在設計中的一些心得體會,提出了本設計中的一些不足和改進意見。通過實驗說明,本設計達到了預定的要求,并證明了采用軟硬件結合,利用FPGA實現基于DDS架構的雙路波形發生器是可行的。

    標簽: FPGA DDS 雙通道 波形發生器

    上傳時間: 2013-04-24

    上傳用戶:gxf2016

  • 基于FPGA的PWM發生器的研究與設計

    PWM(脈沖寬度調制)是一種利用數字信號來控制模擬電路的控制技術,廣泛應用于電源、電機、伺服系統、通信系統、電子控制器、功率控制等電力電子設備。PWM技術在逆變電路中的應用最為廣泛,也是變頻技術的核心,同時在機床,液壓位置控制系統等機械裝置中也發揮著重要的作用。PWM技術已經成為控制領域的一個熱點,因此研究PWM發生器對于基礎理論的發展和技術的改進都有十分重要的意義。 論文研究的主要內容是用任意波形作為調制信號通過特定的方法來產生所需要的PWM波形,任意波形的合成和PWM波形的生成是兩個主要任務。任意波形的合成是課題設計的一個難點,也是影響系統性能的關鍵因素之一。論文中波形合成采用直接數字頻率合成(DDS)技術來實現。DDS技術以相位為地址,通過查找離散幅度數據進行波形合成,具有輸出波形相位變化連續、分辨率高、頻率轉換速率快的優點,而且通過設置控制字可靈活方便地改變輸出頻率,是目前波形合成的主流方法。 實現PWM發生器的設計方法有多種。在綜合比較了單片機、DSP、ARM等常用開發工具特點的基礎上,本文提出了一種以可編程邏輯器件(PLD)為主體,單片機輔助配合的設計方法。隨著計算機技術和微電了技術的迅速發展,可編程邏輯器件的集成度和容量越來越大,基于PLD的設計方法正逐步成為一種主流于段,是近些年來電子系統設計的一個熱點。整個系統分為模擬波形產生、單片機控制電路、FPGA內部功能模塊三大部分。FPGA部分的設計是以Altera公司的quartus Ⅱ軟件為開發平臺,采用VHDL語言為主要輸入手段來完成內部各功能模塊的設計輸入、編譯、仿真等調試工作,目標載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件;單片機控制電路主要負責控制字的設置和顯示,波形數據的接受與發送;用MATLAB軟件完成仟意波形的繪制和模擬任務。 論文共分五章,詳細介紹了課題的背景、PWM發生器的發展和應用以及選題的目的和意義等,論述了系統設計方案的可行性,對外圍電路和FPAG內部功能模塊的設計方法進行了具體說明,并對仿真結果、系統的性能、存在的問題和改進方法等進行了分析和闡述。整個設計滿足PWM發生器的任務和功能要求,設計方法可行。

    標簽: FPGA PWM 發生器

    上傳時間: 2013-06-03

    上傳用戶:a155166

  • 基于FPGA的PWM整流控制器研究

    隨著電力電子變流技術的不斷發展,各種先進的控制技術層出不窮。控制器也從過去的模擬電路時代逐漸進入到全數字控制時代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制,在實現復雜算法時往往難以滿足系統要求的快速性與實時性的要求,FPGA的出現為解決這個問題提供了一個新的方向。 本文首先對三相PWM整流器系統進行了研究。在查閱大量國內外文獻資料的基礎上,對整流器及其控制器的國內外發展現狀及研究趨勢做了詳細的研究,并對課題研究的意義有了更深入的認識。接下來對三相電壓型整流器的拓撲結構、數學模型、整流器的控制技術進行了分析。文中所采用的滯環電流控制算法具有結構簡單,電流響應速度快,不依賴系統參數,系統魯棒性好的特點。運用matlab仿真軟件,對該控制方法進行了仿真。然后對FPGA的發展歷程、應用、分類、開發工具、語言等內容進行了介紹。最后對滯環控制算法進行了模塊劃分,將其劃分為PI算法模塊,限幅與指令電流生成模塊,滯環比較模塊,PWM脈沖生成及死區保護模塊,AD控制及數據儲存模塊,并在quartus II軟件環境下,使用VHDL語言通過編程實現模塊化設計。實踐證明,采用FPGA來實現PWM整流器控制算法是可行的。

    標簽: FPGA PWM 整流 控制器

    上傳時間: 2013-04-24

    上傳用戶:Ruzzcoy

  • 低速率語音聲碼器的研究與實現

    數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面,它和通信領域聯系最為密切。在現有的語音編碼中,美國聯邦標準混合激勵線性預測(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質量,具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義,接著在對MELP算法進行深入分析的基礎上,提出了利用DSP Builder在Matlab中建模的思路及實現過程,最后本文把重點放在MELP聲碼器的編解碼器設計上,利用DSP Builder、quartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真,為了便于仿真,系統中沒有設計的模塊在Simulink中用數學模型代替,仿真結果表明,合成語音信號與原始信號很好的擬合,系統編解碼后語音質量基本良好。

    標簽: 低速 語音 聲碼器

    上傳時間: 2013-06-02

    上傳用戶:lili1990

  • 電磁無損檢測系統的設計與實現

    近年來,在鋼鐵材質質量檢測的研究領域,電磁無損檢測方法以其非破壞性和簡便快速的優點取得了大量成果,然而對于鋼材及其制品的混料、硬度和裂紋質量檢測還存在許多難題.如用傳統檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況,論文將先進的SOPC技術應用到鋼鐵件的電磁無損檢測中。SOPC技術將處理器、存儲器、IO接口、各種外圍設備等系統設計需要的部件集成到一個可編程邏輯器件上,構建成一個可編程的片上系統。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎,并在此基礎上給出了總體設計方案。全文著重敘述了系統的模擬部分,系統配置以及軟件部分的整個設計過程。利用quartusⅡ自定義外設和Avalon總線多主并行處理的特點,采用Vefilog HDL,語言實現激勵信號發生器和高速數據采集器,使得信號激勵和信號采集在同一片芯片中實現,從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數的敏感反應,必須抑制由此引入的多種因素的干擾,利用FIR數字濾波和相關方法從眾多的干擾信號中提取出有效信號的幅度和相位,同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理,大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統對軸承鋼的硬度進行了定性測試,取得了較好的檢測結果。 試驗結果表明,將SOPC技術應用到電磁無損檢測系統中,系統的檢測速度和檢測精度都有所提高,并使得整個系統在規模、可靠性、性能指標、開發成本、產品維護及硬件升級等多方面實現了優化。

    標簽: 電磁 無損檢測

    上傳時間: 2013-06-04

    上傳用戶:13081287919

  • 基于FPGA的高速FIR數字濾波器設計

    本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。

    標簽: FPGA FIR 數字 濾波器設計

    上傳時間: 2013-07-15

    上傳用戶:lanwei

  • 基于FPGA的擴頻通信系統的實現

    擴頻通信技術是信息時代的三大高技術通信傳輸方式之一,與常規的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性,具有信息隱蔽和多址通信等特點,目前已從軍事領域向民用領域迅速發展。在民用化之后,它被迅速推廣到各種公用和專用通信網絡之中,如衛星通信、數據傳輸、定位、測距等系統中。 擴頻通信技術中,最常見的是直接序列擴頻通信(DSSS)系統,然而目前專用擴頻芯片大部分功能都已固化。缺少產品開發的靈活性。其次,目前用FPGA與DSP相結合實現的直接序列擴頻的收發系統比較多,系統復雜且成本高。另外,現代擴頻通信系統在接收和發送端需要完成許多快速復雜的信號處理,這對電路的可靠性和處理速度提出了更高的要求。因此,設計一個全部用FPGA技術實現的擴頻通信收、發系統具有較強的實際應用價值。 根據FPGA的高速并行處理能力和全硬件實現的特點,采用直接序列擴頻技術,借助quartusⅡ6.0及Protel99se工具,完成了系統的軟件仿真和硬件電路設計。實驗結果表明,比用傳統的FPGA與DSP相結合實現方式,提高了處理速度,減少了硬件延時。同時采用了流水線技術,提高了系統并行處理的能力。并且系統功能可以通過程序來修改和升級,與專用擴頻芯片相比,具有很大的靈活性。所有模塊都集成在一個芯片中,提高了系統的穩定性和可靠性。

    標簽: FPGA 擴頻通信

    上傳時間: 2013-05-18

    上傳用戶:天天天天

  • 基于FPGA的擴頻通信芯片設計及應用

    隨著網絡技術和通信技術的突飛猛進,人們對通信的保密性能,抗干擾能力的要求越來越高,而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現都離不開擴頻通信技術的應用,而擴頻通信芯片作為擴頻通信網絡的核心器件,自然也成了研究的重點。本論文旨在借鑒國內外相關研究成果,并以家庭電力線通信環境為背景,驗證了一種CDMA碼分多址通信的實現方案,并通過智能家庭系統展示了其應用效果。 本課題以構建家庭電力載波通信網絡為目標,首先,以兩塊Cyclone系列FPGA開發板為基礎,分別作為發送單元和接收單元,構建了系統的硬件開發平臺;以quartusⅡ 7.2為開發環境,運用Verilog硬件描述語言,編寫擴頻模塊和解擴模塊,并且進行了測試、仿真和綜合,驗證了通過專用芯片實現擴頻通信系統的可行性。應用方面,采用電力線載波通信芯片,提出了一種由智能插線板和嵌入式網關構成的家電控制系統。用戶通過WEB方式登陸嵌入式網關,智能插線板能夠在嵌入式網關的控制下控制電器的電源、發送紅外遙控指令,實現對家電的遠程遙控。使用兩塊FPGA開發板,實現了擴頻通信基本收發是本設計得主要成果;將擴頻通訊技術、嵌入式Web技術引入到智能家庭系統的設計當中是本文的一個特點。 仿真和實驗表明:采用電力線載波通信芯片組建家庭網絡的方案可行,由智能插線板和嵌入式網關構成的家電控制系統能靈活、便捷地實施家電控制,并具有一定的節能效果。

    標簽: FPGA 擴頻通信 芯片設計

    上傳時間: 2013-06-17

    上傳用戶:vaidya1bond007b1

主站蜘蛛池模板: 苍溪县| 西青区| 磐安县| 莒南县| 扎兰屯市| 威远县| 砚山县| 霍林郭勒市| 肃北| 当阳市| 莱西市| 阿图什市| 金川县| 莎车县| 依安县| 宜州市| 洛阳市| 扎囊县| 遂宁市| 望城县| 朔州市| 哈巴河县| 漳州市| 淮安市| 开远市| 花莲市| 锡林郭勒盟| 望城县| 于都县| 岳阳市| 中方县| 光山县| 临朐县| 衡阳市| 全椒县| 双城市| 那曲县| 莱州市| 商城县| 安宁市| 乳山市|