樂(lè)曲硬件演奏電路設(shè)計(jì)的全部VHDL代碼，在quartusII環(huán)境下編譯通過(guò)，已存在quartusII項(xiàng)目
標(biāo)簽： VHDL 硬件 電路設(shè)計(jì) 代碼
上傳時(shí)間： 2013-12-23
上傳用戶：lwwhust
高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開(kāi)發(fā)軟件， 雖然quartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對(duì)MaxplusII 進(jìn)行升級(jí)，但至今仍 有非常多的工程師在使用MaxplusII。 Altera 在quartusII 中允許將軟件界面設(shè)置為 MaxplusII 風(fēng)格，以吸引MaxplusII 的用戶轉(zhuǎn)向quartusII。安裝quartusII 時(shí)，軟件會(huì)自 動(dòng)詢問(wèn)，你準(zhǔn)備使用何種界面：quartusII 還是Maxplus
標(biāo)簽： MaxplusII QuatusII Altera FPGA
上傳時(shí)間： 2016-10-06
上傳用戶：zycidjl
Verilog語(yǔ)言編寫(xiě)的電話計(jì)費(fèi)系統(tǒng)，這只是源代碼，需要在quartusII等軟件下運(yùn)用
標(biāo)簽： Verilog 語(yǔ)言 編寫(xiě) 電話
上傳時(shí)間： 2014-01-10
上傳用戶：manking0408
脈沖寬度調(diào)制，VHDL代碼編寫(xiě)，包括quartusII和MODELSIM工程以及testbench
標(biāo)簽： 脈沖寬度調(diào)制
上傳時(shí)間： 2016-10-16
上傳用戶：kernaling
USB源代碼，基于VHDL語(yǔ)言編寫(xiě)，在quartusII上面已驗(yàn)證其功能
標(biāo)簽： USB 源代碼
上傳時(shí)間： 2013-12-22
上傳用戶：liglechongchong
這是一個(gè)用vhdl語(yǔ)言實(shí)現(xiàn)dds的例子，已在quartusII里調(diào)通并可以下載到實(shí)驗(yàn)箱上，功能正確
標(biāo)簽： vhdl dds 語(yǔ)言
上傳時(shí)間： 2014-01-21
上傳用戶：xsnjzljj
這些課件可以作為對(duì)FPGA有興趣的人學(xué)習(xí)的入門(mén)資料，包含EDA的概述、FPGA結(jié)構(gòu)與配置、VHDL語(yǔ)言、quartusII軟件、SOPC和NIosII嵌入式處理器設(shè)計(jì)、DSP Builder系統(tǒng)設(shè)計(jì)工具等內(nèi)容
標(biāo)簽： FPGA
上傳用戶：cuibaigao
以FPGA技術(shù)為基礎(chǔ)，以VHDL為語(yǔ)言，以quartusII為工具，設(shè)計(jì)一個(gè)5層樓的電梯控制器
上傳時(shí)間： 2014-01-09
上傳用戶：yph853211
該項(xiàng)目在VGA顯示器上顯示8色豎彩條。使用VerilogHDL語(yǔ)言編寫(xiě)，在Altera公司的quartusII開(kāi)發(fā)環(huán)境下驗(yàn)證通過(guò)。
標(biāo)簽： VerilogHDL VGA 項(xiàng)目 顯示器
上傳時(shí)間： 2013-12-30
上傳用戶：杜瑩12345
關(guān)于verilog的使用說(shuō)明文件，對(duì)如何使用和提高quartusII很幫組，里面的說(shuō)明都是中文的
標(biāo)簽： verilog 使用說(shuō)明
上傳時(shí)間： 2017-04-13
上傳用戶：qq521
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
