<pre id="qs8im"></pre>
LCD顯示，用verilog寫的，quartusII
標簽： LCD
上傳時間： 2014-01-01
上傳用戶：qw12
實現一個10秒倒計時電路，要求使用8*8點陣顯示計時結果。在quartusII平臺上設計程序和仿真題目要求，并下載到實驗板驗證實驗結果。
標簽： 倒計時電路
上傳時間： 2017-05-10
上傳用戶：wpwpwlxwlx
512×8bid的FIFO 含工程文件，基于quartusII
標簽： 8bid FIFO 512 工程
上傳時間： 2014-01-12
上傳用戶：離殤
golomb編碼，用于無損圖像壓縮等，基于quartusII平臺。
標簽： golomb 編碼
上傳時間： 2013-12-24
上傳用戶：ccclll
verilog編寫的16qam調制程序，將所有東西裝入工程，運行mmm16主程序。其中載波為一個周期采十個點，并乘以2^8-1取整數。在quartusII運行通過。
標簽： verilog qam 16 編寫
上傳時間： 2017-07-26
上傳用戶：zhangjinzj
---簡化版，實現PCI總線控制--- 器件：ep1c6 開發工具：quartusII 功能：簡化PCI總線接口，占用資源少； 實現單路曼徹斯特碼的收發。
標簽：
上傳時間： 2017-08-03
上傳用戶：qazxsw
在VGA顯示器上顯示8色豎彩條,使用verilog語言編寫，quartusII編譯成功
標簽： verilog VGA 顯示器 語言
上傳用戶：腳趾頭
使用quartusII時的驅動文件，適用于各種版本的電腦
標簽： 驅動器文件
上傳時間： 2015-06-06
上傳用戶：liu541304681
實驗內容： 1.利用quartusII的"MegaWizard Plug-In Manager", 設計輸入數據寬度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它們作為一個project,DEVICE選用EPF10K70RC240-4，對它們進行 時序仿真，將仿真波形（輸入輸出選用group）文件提交。 2.利用quartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER， 設計一個20bit的up_only COUNTER, 要求該COUNTER在FE0FA和FFFFF之間自動循環計數； 分析該COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、 和EPF10K70RC240-2、EPF10K70RC240-4幾種芯片中的最大工作頻率； 請將計數器的輸出仿真波形文件提交（特別注意在0FFFFCH--0FE0FFH之間的仿真波形圖）。 （僅EPF10K70RC240-4芯片,最大允許Clock頻率下）。
標簽： 實驗
上傳時間： 2016-10-18
上傳用戶：jack
用VerilogHDL語言在DE2開發板上實現的數字日歷功能，直接基于quartusII的工程案例，可以直接使用。
標簽： FPGA 數字
上傳時間： 2017-04-09
上傳用戶：小蓋子1980
蟲蟲下載站版權所有 京ICP備2021023401號-1
