LCD顯示，用verilog寫的，quartusII
標(biāo)簽： LCD
上傳時(shí)間： 2014-01-01
上傳用戶：qw12
實(shí)現(xiàn)一個(gè)10秒倒計(jì)時(shí)電路，要求使用8*8點(diǎn)陣顯示計(jì)時(shí)結(jié)果。在quartusII平臺(tái)上設(shè)計(jì)程序和仿真題目要求，并下載到實(shí)驗(yàn)板驗(yàn)證實(shí)驗(yàn)結(jié)果。
標(biāo)簽： 倒計(jì)時(shí)電路
上傳時(shí)間： 2017-05-10
上傳用戶：wpwpwlxwlx
512×8bid的FIFO 含工程文件，基于quartusII
標(biāo)簽： 8bid FIFO 512 工程
上傳時(shí)間： 2014-01-12
上傳用戶：離殤
golomb編碼，用于無(wú)損圖像壓縮等，基于quartusII平臺(tái)。
標(biāo)簽： golomb 編碼
上傳時(shí)間： 2013-12-24
上傳用戶：ccclll
verilog編寫的16qam調(diào)制程序，將所有東西裝入工程，運(yùn)行mmm16主程序。其中載波為一個(gè)周期采十個(gè)點(diǎn)，并乘以2^8-1取整數(shù)。在quartusII運(yùn)行通過。
標(biāo)簽： verilog qam 16 編寫
上傳時(shí)間： 2017-07-26
上傳用戶：zhangjinzj
---簡(jiǎn)化版，實(shí)現(xiàn)PCI總線控制--- 器件：ep1c6 開發(fā)工具：quartusII 功能：簡(jiǎn)化PCI總線接口，占用資源少； 實(shí)現(xiàn)單路曼徹斯特碼的收發(fā)。
標(biāo)簽：
上傳時(shí)間： 2017-08-03
上傳用戶：qazxsw
在VGA顯示器上顯示8色豎彩條,使用verilog語(yǔ)言編寫，quartusII編譯成功
標(biāo)簽： verilog VGA 顯示器 語(yǔ)言
上傳用戶：腳趾頭
使用quartusII時(shí)的驅(qū)動(dòng)文件，適用于各種版本的電腦
標(biāo)簽： 驅(qū)動(dòng)器文件
上傳時(shí)間： 2015-06-06
上傳用戶：liu541304681
實(shí)驗(yàn)內(nèi)容： 1.利用quartusII的"MegaWizard Plug-In Manager", 設(shè)計(jì)輸入數(shù)據(jù)寬度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它們作為一個(gè)project,DEVICE選用EPF10K70RC240-4，對(duì)它們進(jìn)行 時(shí)序仿真，將仿真波形（輸入輸出選用group）文件提交。 2.利用quartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER， 設(shè)計(jì)一個(gè)20bit的up_only COUNTER, 要求該COUNTER在FE0FA和FFFFF之間自動(dòng)循環(huán)計(jì)數(shù)； 分析該COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、 和EPF10K70RC240-2、EPF10K70RC240-4幾種芯片中的最大工作頻率； 請(qǐng)將計(jì)數(shù)器的輸出仿真波形文件提交（特別注意在0FFFFCH--0FE0FFH之間的仿真波形圖）。 （僅EPF10K70RC240-4芯片,最大允許Clock頻率下）。
標(biāo)簽： 實(shí)驗(yàn)
上傳時(shí)間： 2016-10-18
上傳用戶：jack
用VerilogHDL語(yǔ)言在DE2開發(fā)板上實(shí)現(xiàn)的數(shù)字日歷功能，直接基于quartusII的工程案例，可以直接使用。
標(biāo)簽： FPGA 數(shù)字
上傳時(shí)間： 2017-04-09
上傳用戶：小蓋子1980
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
