This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 sdrAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上傳時間： 2013-11-23
上傳用戶：shen_dafa
第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章 內存模塊的疊層設計.............................................................................145第三章 內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章 內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對sdrAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為sdrAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上傳時間： 2013-10-18
上傳用戶：宋桃子
上傳時間： 2013-11-06
上傳用戶：windgate
介紹關于內存的內部結構，與內存知識。主要講解了sdrAM方面
標簽： 內存技術
上傳時間： 2013-11-20
上傳用戶：hehuaiyu
S3C44BOX的BIOS。可使用的命令：help --- show help ? --- = help date --- show or set current date time --- show or set current time setweek --- set weekday clock --- show system running clock setmclk --- set system running clock setbaud ------ set baud rate ipcfg ------ show or set IP address load ------ load file to ram comload ------ load file from serial port run ------ run from sdrAM prog ------ program flash copy ------ copy flash from src to dst address boot ------ boot from flash backup ------ move bios to the top of flash md ------ show memory data move ------ move program from flash to sdrAM
上傳時間： 2015-01-22
上傳用戶：ANRAN
杭州利宇泰公司的基于44B0的ARMSys開發板上的大量源代碼，包括ADC、ARP、彩色LCD、外部中斷、以太網底層函數、FAT16文件系統、Flash ROM、GUI軟件包、Helloworld程序、IIC接口、掃描鍵盤、Ping程序、44B0內置RTC示例、sdrAM接口、定時器示例、觸摸屏示例、UART示例和uC/OS-II的移植、應用（包括多任務、任務間通信、中斷服務程序）、UDP數據傳輸、USB固件編寫等程序代碼和工程。一次性共享給大家使用。可以作為其他samsung44B0開發板上應用程序的下載。
上傳時間： 2013-11-30
上傳用戶：小鵬
mcf5307實驗源代碼，包括I2C、flash sdrAM LED1335液晶屏源代碼
上傳時間： 2013-12-08
上傳用戶：zhanditian
PCI驅動編程實例，通過PCI可實施操作： 2、通過DMA方式往sdrAM寫數據的步驟： (1) 往OMB1寫傳輸數據次數 (2) 往OMB2寫所要訪問的sdrAM地址 (3) 往FIFO寫2 3、通過DMA方式從sdrAM讀數據的步驟： (1) 往OMB1寫傳輸數據次數 (2) 往OMB2寫所要訪問的sdrAM地址 (3) 往FIFO寫3
上傳時間： 2014-01-11
上傳用戶：woshiayin
AT91RM9200工程評估板的CPU源代碼，基于ARM920T內核的AT91RM9200，180MHz，32/64M sdrAM，4M NOR Flash 10/100Mbps以太網，Linux操作系統。該源代碼經過修改和項目支持，可以穩定運行。有一定的工程參考價值
上傳時間： 2014-01-24
上傳用戶：cxl274287265
改寫的U-boot for s3c4510 (注意此源碼是在windows下壓縮了)。 1、支持串口下載，ftp下載。 2、flash操作。 3、總之，u-boot是一個可移植在多種單片機上的bootloader。其功能特別強大。 4、本移植針對s3C4510,flash 1片2M 16位寬度，sdrAM 1片16M 16寬度。網絡物理層RTL8019。 5、你可以直接windows解壓后，把u-boot.bin燒寫到FLASH的0x0,或放到redhat 9下重新make.
標簽： s3c4510 windows U-boot for
上傳時間： 2013-12-20
上傳用戶：sqq
