FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。本實驗如果通過液晶屏顯示，需要有液晶屏模塊。2 實驗原理在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內部產生的數據，本實驗將彩條替換為 SD 內的 BMP 圖片數據，但是 SD 卡讀取速度遠遠不能滿足顯示速度的要求，只能先寫入外部高速 RAM，再讀出后給視頻時序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標簽： fpga
上傳時間： 2021-10-27
上傳用戶：
RA8889ML3N是一款低功耗及顯示功能強大的彩色 TFT 控制器，內部具有內存 SDRAM，為了可以快速為顯示內存進行屏幕更新， RA8889 支持 MCU 端 8080/6800 8/16-bit 異步并列接口與 3/4 線 SPI 及 IIC串行接口，提供多段的顯示內存緩沖區段，并提供畫中畫 (PIP)、透明度控制與顯示旋轉鏡像及內建 JPEG & AVI 視頻解碼功能，支持AVI顯示的自動播放、暫停和停止功能。*RA8889ML3N支持 16/18/24-bit CMOS 接口屏幕 *RA8889ML3N支持以下分辨率，最大可支持1366X800像素：
上傳時間： 2021-12-08
上傳用戶：jason_vip1
FPGA讀取OV5640攝像頭數據并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上傳時間： 2021-12-18
上傳用戶：
這是一份micron ddr spec僅相關SI測試工程師測試參考
標簽： ddr
上傳時間： 2021-12-31
上傳用戶：
1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ....................................................................................................... 22.1 DDR4 SDRAM Row for X4,X8 and X16 ................................................................................................................22.2 DDR4 SDRAM Ball Pitch........................................................................................................................................22.3 DDR4 SDRAM Columns for X4,X8 and X16 ..........................................................................................................22.4 DDR4 SDRAM X4/8 Ballout using MO-207......................................................................................................... 22.5 DDR4 SDRAM X16 Ballout using MO-207.............................................................................................................32.6 Pinout Description ..................................................................................................................................................52.7 DDR4 SDRAM Addressing.....................................................................................................................................73. Functional Description ...............................................................................................................................................83.1 Simplified State Diagram ....................................................................................................................................83.2 Basic Functionality..................................................................................................................................................93.3 RESET and Initialization Procedure .....................................................................................................................103.3.1 Power-up Initialization Sequence .............................................................................................................103.3.2 Reset Initialization with Stable Power ......................................................................................................113.4 Register Definition ................................................................................................................................................123.4.1 Programming the mode registers .............................................................................................................123.5 Mode Register ......................................................................................................................................................134. DDR4 SDRAM Command Description and Operation ............................................................................................. 244.1 Command Truth Table ..........................................................................................................................................244.2 CKE Truth Table ...................................................................................................................................................254.3 Burst Length, Type and Order ..............................................................................................................................264.3.1 BL8 Burst order with CRC Enabled .........................................................................................................264.4 DLL-off Mode & DLL on/off Switching procedure ................................................................................................274.4.1 DLL on/off switching procedure ...............................................................................................................274.4.2 DLL “on” to DLL “off” Procedure ..............................................................................................................274.4.3 DLL “off” to DLL “on” Procedure ..............................................................................................................284.5 DLL-off Mode........................................................................................................................................................294.6 Input Clock Frequency Change ............................................................................................................................304.7 Write Leveling.......................................................................................................................................................314.7.1 DRAM setting for write leveling & DRAM termination function in that mode ............................................324.7.2 Procedure Description .............................................................................................................................334.7.3 Write Leveling Mode Exit .........................................................................................................................34
標簽： DDR4
上傳時間： 2022-01-09
上傳用戶：
一博科技PCB設計指導書VER1.0. 66頁常見信號介紹 1.1 數字信號 1.1.1 CPU 常稱處理器，系統通過數據總線、地址總線、控制總線實現處理器、控制芯片、存 儲器之間的數據交換。 地址總線：ADD* （如：ADDR1） 數據總線：D* （如：SDDATA0） 控制總線：讀寫信號（如：WE_N），片選信號（如：SDCS0_N），地址行列選擇信 號（如：SDRAS_N），時鐘信號（如：CLK），時鐘使能信號（如：SDCKE）等。 與CPU對應的存儲器是SDRAM，以及速率較高的DDR存儲器： SDRAM：是目前主推的PC100和PC133規范所廣泛使用的內存類型，它的帶寬為64位， 支持3.3V電壓的LVTTL，目前產品的最高速度可達5ns。它與CPU使用相同的時鐘頻 率進行數據交換，它的工作頻率是與CPU的外頻同步的，不存在延遲或等待時間。 SDRAM與時鐘完全同步。 DDR：速率比SDRAM高的內存器，可達到800M，它在時鐘觸發沿的上、下沿都能進行 數據傳輸，所以即使在133MHz的總線頻率下的帶寬也能達到2.128GB/s。它的地址 與其它控制界面與SDRAM相同，支持2.5V/1.8V的SSTL2標準. 阻抗控制在50Ω±10 ％. 利用時鐘的邊緣進行數據傳送的，速率是SDRAM的兩倍. 其時鐘是采用差分方 式。 1.1.2 PCI PCI總線：PCI總線是一種高速的、32/64位的多地址/數據線，用于控制器件、外圍 接口、處理器/存儲系統之間進行互聯。PCI 的信號定義包括兩部份(如下圖)：必 須的(左半部份)與可選的（右半部份）。其中“# ”代表低電平有效。
標簽： pcb設計
上傳時間： 2022-02-06
上傳用戶：得之我幸78
HUAWEI MH5000-31 5G模塊AT命令手冊，用于開發華為MH5000-31模塊使用。本文根據終端設備的需求，實現了國際標準（如 3GPP 和 ITU-T）中的部分 AT 命 令。本文還描述了終端設備實現的私有 AT 命令接口，私有 AT 命令接口是為了更好 或更方便地實現某種功能。 本文不描述標準已經定義或 MT 已實現，但華為終端產品需求涉及不到的接口。對于 AT 命令接口的描述，僅限于接口數據包本身，以及 TE 和 MT 對接口的使用方法和 使用流程，不包括與接口不直接相關的內容。本文也僅限于描述 TE 和 MT 之間 Rm 接口范圍內的 AT 命令接口，而不描述 MT 與 IWF 之間 Um 接口范圍內的 AT 命 令接口。 AT 命令是 TE 和 MT 之間的通信命令協議。如果有新款 MT 產品需要和現有 TE 對接，而現有 TE 是按照本 AT 規范實現的，則新款 MT 必須遵守此規范才能保證 兩者成功對接。比如新款模塊和現有 PC 統一后臺對接，那么新款模塊必須遵守此規 范；反之亦然，比如新開發某 PC 后臺或 PC 工具，也要遵守此規范，才能和現有的 終端產品對接。若 TE 和 MT 不用 AT 命令通信，則不受本規范限制。
上傳時間： 2022-03-22
上傳用戶：1208020161
感謝您使用 Altera DE教學開發板。這塊板子的著眼于為在數字邏輯，計算機組織和FPGA方面的學習提供一個理想的工具。它在硬件和CAD工具上應用先進的技術為學生和專業人員展示了一個寬廣的主題。該板具有多種特點，非常適合各大學課程在實驗室環境下的一系列設計項目和非常復雜尖端的數字系統的開發和應用。Altera公司為DE2板提供了套支持文件，例如學習指導，現成的教學實驗練習和豐富的插圖說明DE2的特點DE2板是以 Cyclonell2C35FPGA為特點的672針引腳的包裝。板上所有重要的部件都與板上的芯片相連，使用戶能夠控制板上各種的操作DE2板包括了很多開關（兼有撥動開關和按鍵），發光二極管和七段數碼管。在更多進一步的實驗中還用到了SRAM，SDRAM Fash以及16×駙字符液晶。需要進行處理器和O接口試驗時，可以簡單的用 Altera Niosll處理器和象RS-232和PS/2標準接口。進行涉及音頻和視頻的實驗時，也有標準MC、line-in video-in（TV Decoder）和VGA（10-bit dac），這些特點都能夠被用來制作CD質量的音頻應用程序和專業的視頻圖象。為了能夠設計更強大的項目，DE2還提供了USB20接口（包括主、從USB），10/100M自適應以太網，紅外（lRDA）接口，以及SD卡接口。最后，可以通過兩排擴展O口與其它用戶自定義的板子相連。
標簽： altera
上傳時間： 2022-04-01
上傳用戶：bluedrops
資源較大，分為3個部分，已全部上傳：第一部分：https://dl.21ic.com/download/_1-418892.html 第二部分：https://dl.21ic.com/download/_2-418893.html 第三部分：https://dl.21ic.com/download/_3-418894.html 全書共分8章。第1章，概論。是本書的總綱，主要介紹了機器人的由來與發展、定義、分類及機器人技術的研究內容等。第2章，機器人的基本結構原理。主要講述工業機器人的組成，主要技術參數，人手臂作用機能初步分析及工業機器人的手部、手腕、手臂、機身、行走機構等原理結構和特點。第3章，機器人運動學與動力學。先后介紹了齊次坐標與動系位姿矩陣、齊次變換等基本概念，在對機器人的位姿分析的基礎上，較為深入地介紹了機器人運動學和動力學方程建立的方法與步驟。第4章，機器人傳感器技術。首先介紹了機器人常用傳感器的分類、要求及選擇，然后較為深入地介紹了機器人內部傳感器和外部傳感器原理等。第5章，機器人驅動技術。先后介紹了機器人液壓驅動、氣壓驅動、電氣驅動和新型驅動技術原理及結構。第6章，機器人控制技術。主要講述工業機器人控制方式分類、機器人位置控制、運動軌跡規劃、力（力矩）控制、智能控制技術及其應用等內容。第7章，機器人系統設計方法與實例。首先介紹了機器人系統設計基本方法，在此基礎上詳細介紹了“昆山1號6軸機器人系統設計”和“MT-R智能型移動機器人設計”過程的方法與步驟。第8章，機器人在不同領域中的應用。重點介紹了工業機器人、農業機器人、服務機器人、軍用機器人、水下機器人、空間機器人、微型機器人和仿人機器人等在不同領域中的應用。本書適合理工類專業本科生教學之用。如作為大專生教材可適當刪減；作為研究生用書時，部分章節應適當加深。書中有關*號的內容可作為拓展學生知識面內容。
標簽： 機器人
上傳時間： 2022-04-07
上傳用戶：
資源較大，分為3個部分，已全部上傳：第一部分：https://dl.21ic.com/download/_1-418892.html 第二部分：https://dl.21ic.com/download/_2-418893.html 第三部分：https://dl.21ic.com/download/_3-418894.html 全書共分8章。第1章，概論。是本書的總綱，主要介紹了機器人的由來與發展、定義、分類及機器人技術的研究內容等。第2章，機器人的基本結構原理。主要講述工業機器人的組成，主要技術參數，人手臂作用機能初步分析及工業機器人的手部、手腕、手臂、機身、行走機構等原理結構和特點。第3章，機器人運動學與動力學。先后介紹了齊次坐標與動系位姿矩陣、齊次變換等基本概念，在對機器人的位姿分析的基礎上，較為深入地介紹了機器人運動學和動力學方程建立的方法與步驟。第4章，機器人傳感器技術。首先介紹了機器人常用傳感器的分類、要求及選擇，然后較為深入地介紹了機器人內部傳感器和外部傳感器原理等。第5章，機器人驅動技術。先后介紹了機器人液壓驅動、氣壓驅動、電氣驅動和新型驅動技術原理及結構。第6章，機器人控制技術。主要講述工業機器人控制方式分類、機器人位置控制、運動軌跡規劃、力（力矩）控制、智能控制技術及其應用等內容。第7章，機器人系統設計方法與實例。首先介紹了機器人系統設計基本方法，在此基礎上詳細介紹了“昆山1號6軸機器人系統設計”和“MT-R智能型移動機器人設計”過程的方法與步驟。第8章，機器人在不同領域中的應用。重點介紹了工業機器人、農業機器人、服務機器人、軍用機器人、水下機器人、空間機器人、微型機器人和仿人機器人等在不同領域中的應用。本書適合理工類專業本科生教學之用。如作為大專生教材可適當刪減；作為研究生用書時，部分章節應適當加深。書中有關*號的內容可作為拓展學生知識面內容。
標簽： 機器人
上傳時間： 2022-04-07
上傳用戶：ttalli
