FPGA的SERDES接口設計與實現
基于FPGA的SERDES接口設計與實現 ...
基于FPGA的SERDES接口設計與實現 ...
This application note describes a reference system which illustrates how to build an embeddedPowerPC® system using the Xilinx 1-Gigabit Ethernet...
隨著新研發單板上高速Serdes信號的增多,信號完整性測試顯的越來越重要,本文檔圍繞Serdes信號的眼圖抖動測試總結一些測試注意事項。新研發單板上高速Serdes信號速率高達2.45G,一些時鐘信號上升/下降沿達到400ps左右,必然需要測量Serdes信號的眼圖、抖動,在這里總結一些測試經驗和注...
FPGA之間的LVDS傳輸,采用serdes接口,傳輸速率達到400m...
FPGA之間的LVDS傳輸,采用serdes接口,傳輸速率達到400m...