視頻圖像處理的應(yīng)用越來越廣泛，各種處理算法也日趨成熟，相關(guān)的硬件技術(shù)不斷地推陳出新。視頻圖像處理系統(tǒng)的硬件實現(xiàn)一般來說有三種方式：數(shù)字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific Integrated Circuit)和現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。最近幾年，隨著電子設(shè)計自動化(Electronic Design Automation)技術(shù)的迅速發(fā)展，使得基于FPGA的可編程片上系統(tǒng)(System On a Programmable Chip)逐漸成為嵌入式系統(tǒng)。應(yīng)用的一種趨勢。特別地，在視頻圖像處理系統(tǒng)設(shè)計中，數(shù)據(jù)量大，要求處理速度快，靈活性高，F(xiàn)PGA有其獨特的優(yōu)勢。鑒于此，本文對基于FPGA和sopc技術(shù)的視頻圖像處理系統(tǒng)進行了研究。 本文介紹了Xilinx公司FPGA的結(jié)構(gòu)和功能特點，以及可編程片上系統(tǒng)的開發(fā)工具和片內(nèi)系統(tǒng)設(shè)計流程。根據(jù)視頻信號的相關(guān)知識，編寫了視頻圖像處理IP核，構(gòu)建了視頻圖像處理系統(tǒng)。整個系統(tǒng)以FPGA為核心器件，內(nèi)嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實現(xiàn)了對視頻圖像信號的采集、處理、存儲和顯示。 本文最后對系統(tǒng)進行了調(diào)試。經(jīng)過實驗驗證，系統(tǒng)能正確和可靠地工作。整個系統(tǒng)的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應(yīng)用。
標簽： 視頻圖像 處理系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：kaka
隨著印制電路板功能的日益增強，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個功能單元之間的連線間距越來越細密，基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個引腳上，相當(dāng)于設(shè)置了施加激勵和觀測響應(yīng)的內(nèi)建虛擬探頭，通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計方法。 完整的邊界掃描測試系統(tǒng)主要由測試控制部分和目標器件構(gòu)成，其中測試控制部分由測試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個系統(tǒng)的核心，它主要實現(xiàn)JTAG協(xié)議的自動轉(zhuǎn)換，產(chǎn)生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計一個能夠快速、準確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測試的物理基礎(chǔ)、邊界掃描的測試指令及與可測性設(shè)計相關(guān)的標準，提出了邊界掃描控制器的總體設(shè)計方案。其次，采用模塊化設(shè)計思想、VHDL語言描述來完成要實現(xiàn)的邊界掃描控制器的硬件設(shè)計。然后，利用自頂向下的驗證方法，在對控制器內(nèi)功能模塊進行基于Testbench驗證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計思想，將所設(shè)計的邊界掃描控制器集成到sopc中，構(gòu)成了基于sopc的邊界掃描測試系統(tǒng)。并且對sopc系統(tǒng)進行軟硬件協(xié)同仿真，實現(xiàn)對邊界掃描控制器的功能驗證后將其應(yīng)用到實際的測試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對整個系統(tǒng)可行性進行了測試。從測試結(jié)果看，達到了預(yù)期的設(shè)計目標，該邊界掃描控制器的設(shè)計方案是正確可行的。 本文設(shè)計的邊界掃描控制器具有自主知識產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測試系統(tǒng)，并且為sopc系統(tǒng)提供了一個很有實用價值的組件，具有很明顯的現(xiàn)實意義。
上傳時間： 2013-07-20
上傳用戶：hewenzhi
"Quartus II設(shè)計軟件是Altera提供的完整的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要， 為可編程芯片系統(tǒng)（sopc）提供全面的設(shè)計環(huán)境。"
標簽： QuartusII Edtition 10.1 Web
上傳時間： 2013-06-07
上傳用戶：奈雁歸dxh
PCI（Peripheral Component Interconnect）局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點，在各種計算機總線標準占有重要地位，基于PCI標準的接口設(shè)計已經(jīng)成為相關(guān)項目開發(fā)中的一個重要的選擇。 目前，現(xiàn)場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應(yīng)用。由于其具有規(guī)模大，開發(fā)過程投資小，可反復(fù)編程，且支持軟硬件協(xié)同設(shè)計等特點，因此已逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的首選。 PCI接口的開發(fā)有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實際需要的考慮，采用第二種方法進行設(shè)計。 本論文采用自上而下（Top-To-Down）和模塊化的設(shè)計方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設(shè)計了一個PCI接口核，并通過自行設(shè)計的試驗板對其進行驗證。為使設(shè)計準確可靠，在具體模塊的設(shè)計中廣泛采用流水線技術(shù)和狀態(tài)機的方法。 論文最終設(shè)計完成了一個33M32位的PCI主從接口，并把它作為以NIOSⅡ為核心的sopc片內(nèi)外設(shè)，與通用計算機成功進行了通訊。 論文對PCI接口進行了功能仿真，仿真結(jié)果和PCI協(xié)議的要求一致，表明本論文設(shè)計正確。把設(shè)計下載進FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形，波形顯示PCI接口能夠滿足本設(shè)計中系統(tǒng)的需要。本文最后還給出試驗板的具體設(shè)計步驟及驅(qū)動程序的安裝。
標簽： FPGA PCI 接口的設(shè)計
上傳時間： 2013-07-28
上傳用戶：372825274
最重要的是七個從簡單到復(fù)雜的實驗，包括：基礎(chǔ)實驗一_FPGA_LED 基礎(chǔ)實驗二_seg7實驗以及仿真 基礎(chǔ)實驗三_sopc_LED 基礎(chǔ)實驗四_Flash燒寫 基礎(chǔ)實驗五_定時器實驗 基礎(chǔ)實驗六_按鍵以及PIO口中斷實驗 實驗七_網(wǎng)卡使用 ，這些實驗室用到了sopc BUILDER 與NOIS ii ,使用Verilog 編寫，有實驗板和沒有實驗板的都可以用來學(xué)習(xí)。 其次還包括： FPGA開發(fā)板各存儲器之間的聯(lián)系、 多處理器文檔 、 USB_UART等文檔，很好用的文檔，您下了相信不會后悔！
標簽： 實驗
上傳時間： 2013-08-12
上傳用戶：幾何公差
這些課件可以作為對FPGA有興趣的人學(xué)習(xí)的入門資料，包含EDA的概述、FPGA結(jié)構(gòu)與配置、VHDL語言、QuartusII軟件、sopc和NIosII嵌入式處理器設(shè)計、DSP Builder系統(tǒng)設(shè)計工具等內(nèi)容
標簽： FPGA
上傳時間： 2013-08-13
上傳用戶：yan2267246
隨著半導(dǎo)體技術(shù)以及計算機軟硬件技術(shù)的飛速發(fā)展，對于圖像的顯示和控制技術(shù)也呈現(xiàn)出越來越多的方式。文中介紹了一種基于NIOS II軟核處理器實現(xiàn)對SD卡驅(qū)動與TFT-LCD控制的方法。在設(shè)計中利用FPGA的Altera的sopc Builder定制NIOS II軟核處理器及其與顯示功能相關(guān)的模塊來協(xié)同從SD卡讀取JPEG格式的圖片，經(jīng)過FPGA解碼處理顯示于TFL-LCD上，并使用觸摸控制實現(xiàn)圖片的前進、后退、，暫停、自動播放時間控制功能
上傳時間： 2013-11-01
上傳用戶：huangld
Smartsopc教學(xué)實驗開發(fā)平臺集眾多功能于一體，是sopc、DSP、EDA、ARM、ARM7SOC以及8051教學(xué)實驗、科研開發(fā)的最佳選擇。開發(fā)平臺采用“主板＋核心板”的模式，更換不同的核心板即可實驗不同平臺的功能。
標簽： Quick 51 實驗指導(dǎo)書
上傳時間： 2013-12-09
上傳用戶：18602424091
Quartus II 中文教程 您現(xiàn)在閱讀的是 Quartus II 簡介手冊。 Altera® Quartus® II 設(shè)計軟件是適合單芯片可編程系統(tǒng) (sopc) 的最全面的設(shè)計環(huán)境。 如果您以前用過MAX+PLUS® II 軟件、其它設(shè)計軟件或 ASIC 設(shè)計軟件，并且準備改用Quartus II 軟件，或如果您對 Quartus II 軟件有了一些了解但想進一步了解它的功能，那么本手冊非常適合您。本手冊針對的讀者是 Quartus II 軟件的初學(xué)者，它概述了可編程邏輯設(shè)計中Quartus II 軟件的功能。 不過，本手冊并不是 Quartus II 軟件的詳盡參考手冊。 相反，本手冊只是一本指導(dǎo)書，它解釋軟件的功能以及顯示這些功能如何幫助您進行 FPGA 和 CPLD 設(shè)計。 本手冊按一系列特定的可編程邏輯設(shè)計任務(wù)來組織內(nèi)容。 無論是使用 Quartus II 圖形用戶界面、其它 EDA 工具還是 Quartus II 命令行界面，本手冊都將為您介紹最適合設(shè)計流程的功能。第一章概述了主要圖形用戶界面、EDA 工具和命令行界面設(shè)計流程。 接下來的每一章開頭都介紹了該章的具體用途，并對每個任務(wù)流加以概述。 它顯示了如何將 Quartus II 軟件與現(xiàn)有的 EDA 工具和命令行設(shè)計流程集成在一起。另外，手冊還向您推薦了有效使用 Quartus II 軟件的其它可用資源，例如Quartus II 聯(lián)機幫助和 Quartus II 聯(lián)機教程、應(yīng)用程序說明、白皮書以及Altera 網(wǎng)站提供的其它文檔和資源。跟隨本手冊學(xué)習(xí) Quartus II 軟件，了解此軟件如何幫助您提高效率并縮短設(shè)計周期，如何與現(xiàn)有可編程邏輯設(shè)計流程集成以及如何快速有效地達到設(shè)計、性能和時間要求。
上傳時間： 2013-12-22
上傳用戶：panpanpan
Avlon總線規(guī)范參考手冊 Avalon總線是一種將片上處理器和外設(shè)連接成片上可編程系統(tǒng) （sopc） 的一種簡單總線結(jié)構(gòu)。
上傳時間： 2013-10-18
上傳用戶：18711024007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
