內部存儲器負責計算機系統內部數據的中轉、存儲與讀取，作為計算機系統中必不可少的三大件之一，它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”，所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上，因此內存性能的好壞，直接影響到系統的穩定性和運行性能。在當今的電子系統設計中，內存被使用得越來越多，并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢，設計和實現大容量高速讀寫的內存顯得尤為重要。因此，近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統性能和可靠性。 本文對通過Xilinx的spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行，并正確連接到FPGA上，經過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統的可靠性。
標簽： DDR2SDRAM 存儲器 接口設計
上傳時間： 2013-06-08
上傳用戶：fairy0212
用FPGA模擬VGA時序、模擬PS/2總線的鍵盤接口VHDL源代碼，基于Xilinx spartan3
標簽： FPGA VHDL VGA 模擬
上傳時間： 2013-12-12
上傳用戶：3到15
一個verilog代碼，該代碼很適合初學者熟悉FPGA的開發流程，主要功能為實現七段代碼管的顯示，主要針對xilinx公司spartan3系列的FPGA
標簽： verilog 代碼
上傳時間： 2014-01-05
上傳用戶：一諾88
xilinx提供的頻率發生器的VHDL源碼，可以運行在spartan3的學習開發板上。
標簽： xilinx VHDL 頻率 發生器
上傳時間： 2015-11-18
上傳用戶：klin3139
蟲蟲下載站版權所有 京ICP備2021023401號-1
<delect id="2omu8"></delect>
