針對數(shù)字預(yù)失真系統(tǒng)對反饋鏈路平坦度的要求，提出一種在不斷開模擬鏈路的前提下，采用單音測量WCDMA<E混模基站射頻拉遠(yuǎn)單元反饋鏈路的增益平坦度，并采用最小二乘法，分別擬合射頻、本振和中頻的增益的方法。采用MATLAB工具產(chǎn)生濾波器系數(shù)，在基本不增加復(fù)雜度的基礎(chǔ)上，通過DPD軟件離線補(bǔ)償中頻的增益不平坦度。實(shí)際應(yīng)用取得良好的補(bǔ)償效果。
標(biāo)簽： 數(shù)字預(yù)失真 反饋 增益
上傳時間： 2013-10-18
上傳用戶：haohaoxuexi
針對RC橋式低頻信號振蕩器的性能和應(yīng)用，對振蕩電路的基本結(jié)構(gòu)及性能指標(biāo)進(jìn)行探討，分別從選頻網(wǎng)絡(luò)、穩(wěn)幅環(huán)節(jié)及頻率可調(diào)三個方面對電路性能進(jìn)行改進(jìn)，并結(jié)合仿真軟件進(jìn)行驗(yàn)證，得出性能完善，頻率可在17 Hz~265.4 kHz之間連續(xù)可調(diào)的正弦波振蕩器。
上傳時間： 2013-11-23
上傳用戶：wkchong
Abstract: This application note describes the essential workings of an electrocardiogram (ECG). It discussesfactors that disrupt the ECG signals and make reliable, highly-accurate electrical characterization difficult. Theindustry-standard solution for ECG electrical characterization, which uses an analog front-end and ADCcombination, is explained. The article then introduces the MAX11040 simultaneous-sampling, sigma-deltaADC as a compelling, highly integrated solution that eliminates the need for the AFE, and saves both spaceand cost for the application.
標(biāo)簽： ADC 24位 心電圖 中的應(yīng)用
上傳時間： 2013-12-23
上傳用戶：sssl
運(yùn)算放大器是模擬系統(tǒng)的主要構(gòu)件。它們可以提供增益、緩沖、濾波、混頻和多種運(yùn)算功能。在系統(tǒng)結(jié)構(gòu)圖中，運(yùn)算放大器用三角形表示，有五個接點(diǎn)：正極電源、負(fù)極電源、正極輸入、負(fù)極輸入和輸出，如圖1（所有圖片均在本文章最后）所示。電源腳用來為器件加電。它們可以連接 +/- 5V 電源，或在特殊考慮的情況下，連接 +10V 電源并接地。輸入與輸出之間的關(guān)系直截了當(dāng)：Vout = A (Vin+ - Vin-)即輸出電壓等于放大器增益 (A) 乘以輸入電壓之差。
標(biāo)簽： 運(yùn)算放大器 模擬系統(tǒng) 構(gòu)件
上傳時間： 2013-12-21
上傳用戶：邶刖
先進(jìn)的系統(tǒng)架構(gòu)和集成電路設(shè)計(jì)技術(shù)，使得模數(shù)轉(zhuǎn)換器 (ADC) 制造商得以開發(fā)出更高速率和分辨率，更低功耗的產(chǎn)品。這樣，當(dāng)設(shè)計(jì)下一代的系統(tǒng)時，ADC設(shè)計(jì)人員已經(jīng)簡化了很多系統(tǒng)平臺的開發(fā)。例如，同時提高ADC采樣率和分辨率可簡化多載波、多標(biāo)準(zhǔn)軟件無線電系統(tǒng)的設(shè)計(jì)。這些軟件無線電系統(tǒng)需要具有數(shù)字采樣非常寬頻范圍，高動態(tài)范圍的信號的能力，以同步接收遠(yuǎn)、近端發(fā)射機(jī)的多種調(diào)制方式的高頻信號。同樣，先進(jìn)的雷達(dá)系統(tǒng)也需要提高ADC采樣率和分辨率，以改善靈敏度和精度。在滿足了很多應(yīng)用的具體需求，ADC的主要性能有了很大的提高的同時，ADC的功耗也有數(shù)量級的下降，進(jìn)一步簡化了系統(tǒng)散熱設(shè)計(jì)和更小尺寸產(chǎn)品的設(shè)計(jì)。
標(biāo)簽： FemtoCharge ADC 高分辨率 低功耗
上傳時間： 2013-10-22
上傳用戶：meiguiweishi
為了提高數(shù)字水印抗擊各種圖像攻擊的性能和保持圖像的穩(wěn)健性和不可見性，提出了一種基于離散小波變換（DWT），SVD（singular value decomposition）奇異值分解水印圖像和原始載體圖像的離散余弦變換（DCT）的自適應(yīng)水印嵌入算法，主要是將水印圖像的兩次小波變換后的低頻分量潛入到原始圖像分塊經(jīng)過SVD分解的S分量矩陣中，同時根據(jù)圖像的JPEG壓縮比的不同計(jì)算各個圖像塊的水印調(diào)節(jié)因子。實(shí)驗(yàn)證明該算法在抗擊JPEG壓縮、中值濾波、加噪等均具有很好的魯棒性，嵌入后的圖像的PSNR達(dá)到38，具有良好的視覺掩蔽性
標(biāo)簽： 數(shù)字水印算法
上傳時間： 2013-10-09
上傳用戶：ca05991270
Abstract: This tutorial discusses proper printed-circuit board (PCB) grounding for mixed-signal designs. Formost applications a simple method without cuts in the ground plane allows for successful PCB layouts withthis kind of IC. We begin this document with the basics: where the current flows. Later, we describe how toplace components and route signal traces to minimize problems with crosstalk. Finally, we move on toconsider power supply-currents and end by discussing how to extend what we have learned to circuits withmultiple mixed-signal ICs.
上傳時間： 2013-11-04
上傳用戶：pol123
Abstract: This application note describes how to design boost converters using the MAX17597 peakcurrent-mode controller. Boost converters can be operated in discontinuous conduction mode (DCM) orcontinuous conduction mode (CCM). This operating mode can affect the component choices, stress levelin power devices, and controller design. Formulas for calculating component values and ratingsare alsopresented.
標(biāo)簽： 17597 MAX 如何設(shè)計(jì) 升壓轉(zhuǎn)換器
上傳時間： 2013-11-16
上傳用戶：zcs023047
模糊C-均值聚類算法是一種無監(jiān)督圖像分割技術(shù)，但存在著初始隸屬度矩陣隨機(jī)選取的影響，可能收斂到局部最優(yōu)解的缺點(diǎn)。提出了一種粒子群優(yōu)化與模糊C-均值聚類相結(jié)合的圖像分割算法，根據(jù)粒子群優(yōu)化算法強(qiáng)大的全局搜索能力，有效地避免了傳統(tǒng)的FCM對隨機(jī)初始值的敏感，容易陷入局部最優(yōu)的缺點(diǎn)。實(shí)驗(yàn)表明，該算法加快了收斂速度，提高了圖像的分割精度。
上傳時間： 2013-10-25
上傳用戶：llandlu
Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). New insights explain the importanceof separately specifying low-frequency (< 2x passband frequency) and high-frequency or wideband (> 2xpassband frequency) jitter tolerance in these devices. The article also provides an application example ofa simple highly jittered cycle-skipped sampling clock and describes a method for generating a properbroadband jittered clock. The document then goes on to compare Maxim's audio DAC jitter tolerance tocompetitor audio DACs. Maxim's exceptionally high jitter tolerance allows very simple and low-cost sampleclock implementations.
標(biāo)簽： DAC 音頻 數(shù)模轉(zhuǎn)換器 抖動
上傳時間： 2013-10-25
上傳用戶：banyou
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
