亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

stm32isp接口

  • DXP2004 USB接口封裝庫

    常見USB接口已被封裝成庫,dxp 2004能夠直接打開,有需要的自己下。

    標(biāo)簽: 2004 DXP USB 接口

    上傳時(shí)間: 2013-11-03

    上傳用戶:電子世界

  • AXI總線協(xié)議的接口信號

    總線接口的詳細(xì)介紹,可在可編程邏輯電路上實(shí)現(xiàn)

    標(biāo)簽: AXI 總線協(xié)議 接口信號

    上傳時(shí)間: 2013-12-15

    上傳用戶:13681659100

  • 利用Xilinx FPGA和存儲器接口生成器簡化存儲器接口

    FPGA 設(shè)計(jì)人員在滿足關(guān)鍵時(shí)序余量的同時(shí)力爭實(shí)現(xiàn)更高性能,在這種情況下,存儲器接口的設(shè)計(jì)是一個(gè)一向構(gòu)成艱難而耗時(shí)的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源,從而使接口設(shè)計(jì)變得更簡單、更可

    標(biāo)簽: Xilinx FPGA 存儲器接口 生成器

    上傳時(shí)間: 2013-11-06

    上傳用戶:372825274

  • 基于FPGA的遠(yuǎn)距離實(shí)時(shí)傳輸接口設(shè)計(jì)

    為滿足對彈載雷達(dá)回波信號、圖像及遙測數(shù)據(jù)的高速、高容量、遠(yuǎn)距離、低功耗、高可靠性等特點(diǎn)的要求。地面測試臺采用LVDS接口,運(yùn)用FPGA對雷達(dá)獲取信號數(shù)據(jù)進(jìn)行處理與存儲,通過USB接口將數(shù)據(jù)上傳到計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)分析與實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明,該方案的傳輸速率600 MBps,很好的滿足了對雷達(dá)獲取信號的數(shù)據(jù)發(fā)送和接收的速度要求。

    標(biāo)簽: FPGA 實(shí)時(shí)傳輸 接口設(shè)計(jì)

    上傳時(shí)間: 2013-11-10

    上傳用戶:小碼農(nóng)lz

  • 采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口

      白皮書:采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口   了解一個(gè)基于DDR3存儲器控制器的真實(shí)PCI Express® (PCIe®) Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本,同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載!

    標(biāo)簽: FPGA PCIe 低功耗 接口

    上傳時(shí)間: 2013-10-18

    上傳用戶:康郎

  • 基于FPGA的DDR2 SDRAM存儲器用戶接口設(shè)計(jì)

    使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器,由于該公司出產(chǎn)的這種存儲控制器具有很高的效率,使用也很廣泛,可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗(yàn)證,可知其完全可以滿足時(shí)序要求,由綜合結(jié)果可知其使用邏輯資源很少,運(yùn)行速率很高,基本可以滿足所有設(shè)計(jì)需要。

    標(biāo)簽: SDRAM FPGA DDR2 存儲器

    上傳時(shí)間: 2013-10-14

    上傳用戶:zxh122

  • 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

    基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

    標(biāo)簽: FPGA GPIB 接口 IP核

    上傳時(shí)間: 2013-10-19

    上傳用戶:wudu0932

  • 基于NiosII軟核處理器的步進(jìn)電機(jī)接口設(shè)計(jì)

        NiosII軟核處理器是Altera公司開發(fā),基于FPGA操作平臺使用的一款高速處理器,為了適應(yīng)高速運(yùn)動圖像采集,提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì),使用verilog HDL語言完成該接口設(shè)計(jì),最后通過QuartusII軟件,給出了實(shí)驗(yàn)仿真結(jié)果。

    標(biāo)簽: NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)

    上傳時(shí)間: 2015-01-02

    上傳用戶:妄想演繹師

  • 接口設(shè)計(jì)說明書(軟件設(shè)計(jì)文檔范例)

    軟件接口

    標(biāo)簽: 接口設(shè)計(jì) 說明書 文檔 范例

    上傳時(shí)間: 2013-10-12

    上傳用戶:huxiao341000

  • FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口

      現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)數(shù)字?jǐn)?shù)據(jù)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。此外,ADC使用多種多樣的數(shù)字?jǐn)?shù)據(jù)樣式和標(biāo)準(zhǔn),使這項(xiàng)挑戰(zhàn)更加復(fù)雜。本資料將告訴您有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。

    標(biāo)簽: FPGA ADC 數(shù)字 接口

    上傳時(shí)間: 2015-01-02

    上傳用戶:athjac

主站蜘蛛池模板: 武平县| 新平| 玉环县| 太谷县| 蒲江县| 辛集市| 沂源县| 三门县| 琼海市| 大悟县| 绥化市| 醴陵市| 佛山市| 中山市| 莱芜市| 武乡县| 雅江县| 准格尔旗| 古田县| 巨鹿县| 偏关县| 贺兰县| 治多县| 临清市| 卢龙县| 静海县| 远安县| 荔波县| 罗甸县| 板桥市| 沙洋县| 墨竹工卡县| 武功县| 连平县| 津南区| 秭归县| 丹巴县| 泰宁县| 白沙| 尤溪县| 廊坊市|