亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

synplify

synplify、synplifyPro和synplifyPremier是Synplicity（Synopsys公司于2008年收購了Synplicity公司）公司提供的專門針對FPGA和CPLD實現的邏輯綜合工具,Synplicity的工具涵蓋了可編程邏輯器件（FPGAs、PLDs和CPLDs）的綜合，驗證，調試，物理綜合及原型驗證等領域。

  • 通用陣列邏輯GAL實現基本門電路的設計

    通用陣列邏輯GAL實現基本門電路的設計 一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態機、狀態控制及數據處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實現諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現在系統編程，每片ispGAL22V10需要有四個在系統編程引腳，它們是串行數據輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數據文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。  3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發者一個簡單而有力的工具。

    標簽： GAL 陣列 邏輯 門電路

    上傳時間： 2013-11-17

    上傳用戶：看到了沒有

  • -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k

    -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn

    標簽： entity-architectures Multiplier contains complete

    上傳時間： 2015-07-02

    上傳用戶：2467478207

  • 波形發生器

    波形發生器，帶TESTBENCH， 多平臺 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn

    標簽： 波形發生器

    上傳時間： 2014-01-20

    上傳用戶：familiarsmile

  • -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit

    -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the synplify synthesis check

    標簽： entity-architectures Multiplier contains complete

    上傳時間： 2014-01-22

    上傳用戶：lijianyu172

  • 本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用

    本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現電路生成，采用MODELSIM、synplify工具分別進行仿真和綜合。

    標簽： GPS Position Global System

    上傳時間： 2015-12-01

    上傳用戶：李彥東

  • 如題

    如題，synplify8.62的破解，很好用，比較新的synplify版本。

    標簽：

    上傳時間： 2013-12-29

    上傳用戶：ma1301115706

  • A Relatively Simple RISC CPU 設計源碼并附詳細的說明文檔。可以ModelSim進行仿真

    A Relatively Simple RISC CPU 設計源碼并附詳細的說明文檔。可以ModelSim進行仿真，并可以用synplify進行綜合。

    標簽： Relatively ModelSim Simple RISC

    上傳時間： 2014-06-27

    上傳用戶：bjgaofei

  • 本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計

    本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。

    標簽： FPGA CPLD VHDL 分頻器

    上傳時間： 2013-12-15

    上傳用戶：從此走出陰霾

  • 本文介紹了一個使用 VHDL 描述計數器的設計、綜合、仿真的全過程

    本文介紹了一個使用 VHDL 描述計數器的設計、綜合、仿真的全過程，作為我這一段 時間自學 FPGA/CPLD 的總結，如果有什么不正確的地方，敬請各位不幸看到這篇文章的 大俠們指正，在此表示感謝。當然，這是一個非常簡單的時序邏輯電路實例，主要是詳細 描述了一些軟件的使用方法。文章中涉及的軟件有Synplicity 公司出品的synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。

    標簽： VHDL 計數器 仿真 過程

    上傳時間： 2016-10-04

    上傳用戶：Yukiseop

  • 檢測上升沿的verilog程序

    檢測上升沿的verilog程序，有驗證程序，可用synplify驗證

    標簽： verilog 檢測 程序

    上傳時間： 2014-08-28

    上傳用戶：nairui21

主站蜘蛛池模板： 色达县| 泸水县| 永修县| 永定县| 丰台区| 同心县| 乐东| 靖安县| 九寨沟县| 明溪县| 巴东县| 琼海市| 灵寿县| 舞阳县| 奉贤区| 酒泉市| 木兰县| 苏州市| 白沙| 富民县| 广州市| 芦山县| 沽源县| 华阴市| 清河县| 天等县| 永修县| 神木县| 澄城县| 新河县| 金华市| 安陆市| 巧家县| 汉寿县| 都江堰市| 湾仔区| 宝兴县| 云安县| 尉犁县| 保定市| 德令哈市|