亚洲精品免费视频,精品亚洲国内自在自线福利,午夜亚洲影视

testbench-xilinx

Xilinx FPGA集成電路的動(dòng)態(tài)老化試驗(yàn)

　　3 FPGA設(shè)計(jì)流程　　完整的FPGA 設(shè)計(jì)流程包括邏輯電路設(shè)計(jì)輸入、功能仿真、綜合及時(shí)序分析、實(shí)現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應(yīng)用程序設(shè)計(jì)按FPGA設(shè)計(jì)流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲(chǔ)器中，實(shí)現(xiàn)特定邏輯功能的過程。由于FPGA 電路的內(nèi)部存儲(chǔ)器都是基于RAM 工藝的，所以當(dāng)FPGA電路電源掉電后，內(nèi)部存儲(chǔ)器中已加載的位流數(shù)據(jù)將隨之丟失。所以，通常將設(shè)計(jì)完成的FPGA 位流數(shù)據(jù)存于外部存儲(chǔ)器中，每次上電自動(dòng)進(jìn)行FPGA電路配置加載。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，F(xiàn)PGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復(fù)用引腳信號(hào)完成的，主要配置功能信號(hào)如下：　　(1)M0、M1、M2：下載配置模式選擇; 　　(2)CLK：配置時(shí)鐘信號(hào); 　　(3)DONE：顯示配置狀態(tài)、控制器件啟動(dòng);

標(biāo)簽： Xilinx FPGA 集成電路動(dòng)態(tài)老化

上傳時(shí)間： 2013-11-18

上傳用戶：oojj
基于Xilinx FPGA的溫控風(fēng)扇的設(shè)計(jì)(原文設(shè)計(jì)、源代碼及視頻地址)

　　本設(shè)計(jì)的整體思路是：以XILINX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測(cè)環(huán)境溫度并直接輸出數(shù)字溫度信號(hào)給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過獨(dú)立鍵盤輸入預(yù)設(shè)溫度值，其中預(yù)設(shè)溫度值只能為整數(shù)形式，檢測(cè)到的當(dāng)前環(huán)境溫度可精確到小數(shù)點(diǎn)后一位。同時(shí)采用PWM脈寬調(diào)制方式來改變直流風(fēng)扇電機(jī)的轉(zhuǎn)速。并通過兩個(gè)按鍵改變預(yù)設(shè)溫度值，一個(gè)提高預(yù)設(shè)溫度，另一個(gè)降低預(yù)設(shè)溫度值。系統(tǒng)結(jié) 構(gòu)框圖如下：

標(biāo)簽： Xilinx FPGA 溫控地址

上傳時(shí)間： 2013-11-12

上傳用戶：cjf0304
Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧（孫航）

　　Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧　　作者：孫航；出版社：電子工業(yè)出版社　　內(nèi)容簡(jiǎn)介：介紹了Xilinx器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計(jì)工具，嵌入式處理器的原理與設(shè)計(jì)，高速串行接口設(shè)計(jì)等內(nèi)容。是一本比較全面介紹最新Xilinx器件和軟件發(fā)展的書籍。

標(biāo)簽： Xilinx 可編程邏輯器件設(shè)計(jì)技巧

上傳時(shí)間： 2013-11-12

上傳用戶：笨小孩
深入剖析賽靈思（Xilinx）All Programmable三大創(chuàng)新器件

深入剖析賽靈思（Xilinx）All Programmable三大創(chuàng)新器件:賽靈思在 28nm 節(jié)點(diǎn)上推出的多種新技術(shù)為客戶帶來了重大的超前價(jià)值，并使賽靈思領(lǐng)先競(jìng)爭(zhēng)對(duì)手整整一代。賽靈思并不是簡(jiǎn)單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點(diǎn)上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。　　今天推出的 All Programmable 產(chǎn)品采用了各種形式的可編程技術(shù)，包括可編程硬件和軟件、數(shù)字信號(hào)和模擬混合信號(hào)（AMS）、單晶片和多片 3D IC 方案（圖 1）。有了這些全新的 All Programmable 器件，設(shè)計(jì)團(tuán)隊(duì)就能進(jìn)一步提升可編程系統(tǒng)的集成度，提高整體系統(tǒng)性能，降低 BOM 成本，并以更快的速度向市場(chǎng)推出更具創(chuàng)新性的智能產(chǎn)品。

標(biāo)簽： Programmable Xilinx All 賽靈思

上傳時(shí)間： 2013-10-29

上傳用戶：1427796291
xilinx_v5sx95t_schematics(xilinx v5 95t 開發(fā)板原理圖)

xilinx v5 95t 開發(fā)板原理圖，xilinx_v5sx95t_schematics(xilinx v5 95t 開發(fā)板原理圖)。

標(biāo)簽： t_schematics xilinx_v xilinx 95t

上傳時(shí)間： 2013-10-21

上傳用戶：dljwq
Create a 1-Wire Master with Xilinx PicoBlaze

Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.

標(biāo)簽： PicoBlaze Create Master Xilinx

上傳時(shí)間： 2013-11-12

上傳用戶：大三三
基于Xilinx公司的SOPC的以太網(wǎng)設(shè)計(jì)

　　1．設(shè)計(jì)（論文）的主要任務(wù)及目標(biāo) 　　（1）研究SOPC理論如何應(yīng)用于以太網(wǎng)終端設(shè)計(jì)；　　（2）研究如何使用EDK軟件和IP核搭建整個(gè)設(shè)計(jì)硬件結(jié)構(gòu)；　　（3）在開發(fā)板上實(shí)現(xiàn)以太網(wǎng)終端設(shè)計(jì)，驗(yàn)證整個(gè)結(jié)論。　　2．設(shè)計(jì)（論文）的基本要求和內(nèi)容　　（1）符合以太網(wǎng)設(shè)計(jì)的基本概念和原理；　　（2）能準(zhǔn)確運(yùn)用EDK軟件在嵌入式系統(tǒng)設(shè)計(jì)中的優(yōu)勢(shì)；　　（3）選取合適的對(duì)象，并構(gòu)造合理的以太網(wǎng)模型。圖 Xilinx的SOPC設(shè)計(jì)流程

標(biāo)簽： Xilinx SOPC 以太網(wǎng)

上傳時(shí)間： 2013-12-20

上傳用戶：qwer0574
verilog testbench設(shè)計(jì)技巧和策略

verilog testbench設(shè)計(jì)技巧和策略

標(biāo)簽： testbench verilog 設(shè)計(jì)技巧策略

上傳時(shí)間： 2013-12-24

上傳用戶：cylnpy
編寫高效率的testbench

編寫高效率的testbench

標(biāo)簽： testbench 編寫高效率

上傳時(shí)間： 2013-10-29

上傳用戶：drink！
FPGA全局時(shí)鐘約束(Xilinx)

FPGA全局時(shí)鐘約束(Xilinx)

標(biāo)簽： Xilinx FPGA 全局時(shí)鐘約束

上傳時(shí)間： 2013-10-10

上傳用戶：stampede