FPGA全局時(shí)鐘約束(Xilinx)
資源簡(jiǎn)介：FPGA全局時(shí)鐘約束(Xilinx)
上傳時(shí)間： 2013-11-13
上傳用戶：農(nóng)藥鋒6
資源簡(jiǎn)介：FPGA全局時(shí)鐘約束(Xilinx)
上傳時(shí)間： 2013-10-10
上傳用戶：stampede
資源簡(jiǎn)介：目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)...
上傳時(shí)間： 2014-01-01
上傳用戶：maqianfeng
資源簡(jiǎn)介：目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)...
上傳時(shí)間： 2013-11-20
上傳用戶：563686540
資源簡(jiǎn)介：FPGA高級(jí)設(shè)計(jì)方法-約束 (Xilinx公司培訓(xùn)資料)
上傳時(shí)間： 2016-02-02
上傳用戶：363186
資源簡(jiǎn)介：本文介紹了Xilinx全局時(shí)鐘資源的用法和特性
上傳時(shí)間： 2014-10-29
上傳用戶：tuilp1a
資源簡(jiǎn)介：華為 FPGA 設(shè)計(jì)高級(jí)技巧 Xilinx 篇，涉及 FPGA 綜合、時(shí)序優(yōu)化、編碼風(fēng)格
上傳時(shí)間： 2013-08-14
上傳用戶：wivai
資源簡(jiǎn)介：FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略，需要
上傳時(shí)間： 2013-08-23
上傳用戶：540750247
資源簡(jiǎn)介：通過(guò)FPGA產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)
上傳時(shí)間： 2013-08-24
上傳用戶：wtrl
資源簡(jiǎn)介：FPGA的時(shí)鐘詳細(xì)講解，可以讓你更加熟悉的了解FPGA的時(shí)鐘設(shè)計(jì)。
上傳時(shí)間： 2013-08-29
上傳用戶：1101055045
資源簡(jiǎn)介：FPGA design flow from Xilinx
上傳時(shí)間： 2013-08-29
上傳用戶：talenthn
資源簡(jiǎn)介：提出了一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)方案,該方案簡(jiǎn)化了時(shí)鐘跟蹤環(huán)路的結(jié)構(gòu),降低了時(shí)鐘調(diào)整電路的復(fù)雜度。實(shí)際電路測(cè)試結(jié)果表明,該方案能夠使接收機(jī)時(shí)鐘快速準(zhǔn)確地跟蹤發(fā)射機(jī)時(shí)鐘的變化,且時(shí)鐘抖動(dòng)小、穩(wěn)準(zhǔn)度高、工作穩(wěn)定可靠。
上傳時(shí)間： 2014-12-28
上傳用戶：498732662
資源簡(jiǎn)介：時(shí)鐘約束實(shí)驗(yàn)，在Xilinx公司的spartan 3E板上通過(guò)控制按鈕開(kāi)關(guān)來(lái)實(shí)現(xiàn)對(duì)LED的控制
上傳時(shí)間： 2013-12-23
上傳用戶：tb_6877751
資源簡(jiǎn)介：專(zhuān)輯類(lèi)-可編程邏輯器件相關(guān)專(zhuān)輯-96冊(cè)-1.77G FPGA-CPLD設(shè)計(jì)工具——Xilinx-ISE使用詳解-378頁(yè)-71.7M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：yuanyuan123
資源簡(jiǎn)介：提出了一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)方案,該方案簡(jiǎn)化了時(shí)鐘跟蹤環(huán)路的結(jié)構(gòu),降低了時(shí)鐘調(diào)整電路的復(fù)雜度。實(shí)際電路測(cè)試結(jié)果表明,該方案能夠使接收機(jī)時(shí)鐘快速準(zhǔn)確地跟蹤發(fā)射機(jī)時(shí)鐘的變化,且時(shí)鐘抖動(dòng)小、穩(wěn)準(zhǔn)度高、工作穩(wěn)定可靠。
上傳時(shí)間： 2015-01-02
上傳用戶：bhqrd30
資源簡(jiǎn)介：FPGA design flow from Xilinx
上傳時(shí)間： 2015-12-09
上傳用戶：luopoguixiong
資源簡(jiǎn)介：FPGA的時(shí)鐘詳細(xì)講解，可以讓你更加熟悉的了解FPGA的時(shí)鐘設(shè)計(jì)。
上傳時(shí)間： 2015-12-29
上傳用戶：yuchunhai1990
資源簡(jiǎn)介：Xilinx的FPGA設(shè)計(jì)全流程 Xilinx的FPGA設(shè)計(jì)全流程 Xilinx的FPGA設(shè)計(jì)全流程
上傳時(shí)間： 2016-01-18
上傳用戶：從此走出陰霾
資源簡(jiǎn)介：基于FPGA的VHDL時(shí)鐘程序 本程序是基于FPGA的時(shí)鐘程序,可用按鍵控制較時(shí),有秒閃,調(diào)時(shí)指示!!!
上傳時(shí)間： 2013-12-18
上傳用戶：wys0120
資源簡(jiǎn)介：通過(guò)FPGA產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)
上傳時(shí)間： 2014-01-13
上傳用戶：lizhen9880
資源簡(jiǎn)介：FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略，需要
上傳時(shí)間： 2014-01-12
上傳用戶：lizhizheng88
資源簡(jiǎn)介：FPGA/CPLD設(shè)計(jì)工具---Xilinx ISE使用詳解光盤(pán)源代碼，Xilinx公司推薦的FPGA/CPLD培訓(xùn)教材
上傳時(shí)間： 2016-05-15
上傳用戶：gyq
資源簡(jiǎn)介：華為 FPGA 設(shè)計(jì)高級(jí)技巧 Xilinx 篇， 涉及 FPGA 綜合、時(shí)序優(yōu)化、編碼風(fēng)格
上傳時(shí)間： 2014-12-06
上傳用戶：manking0408
資源簡(jiǎn)介：FPGA的時(shí)鐘設(shè)計(jì),源代碼,很有參考價(jià)值,希望對(duì)學(xué)習(xí)FPGA設(shè)計(jì)的朋友有參考意義.
上傳時(shí)間： 2013-12-18
上傳用戶：miaochun888
資源簡(jiǎn)介：一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2018-03-22
上傳用戶：caigen0001
資源簡(jiǎn)介：無(wú)淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實(shí)現(xiàn)的任何數(shù)字設(shè)計(jì)，為了成功地操\r\n作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導(dǎo)致錯(cuò)誤的行為，并且調(diào)試?yán)щy、花銷(xiāo)很大。 在設(shè)計(jì)PLD/FPGA時(shí)通常采用幾...
上傳時(shí)間： 2013-09-04
上傳用戶：yelong0614
資源簡(jiǎn)介：Xilinx的時(shí)序約束實(shí)驗(yàn)，通過(guò)閱讀本文檔，你可以用全局時(shí)序約束來(lái)輕松提高已有的項(xiàng)目的系統(tǒng)時(shí)鐘頻率，同時(shí)你還可以用映射后靜態(tài)時(shí)序報(bào)告以及布局布線后靜態(tài)時(shí)序報(bào)告來(lái)分析你的設(shè)計(jì)性能
上傳時(shí)間： 2015-12-31
上傳用戶：ecooo
資源簡(jiǎn)介：???本文是關(guān)于 Xilinx公司的7系列FPGA應(yīng)用指南。?Xilinx公司的7系列FPGA包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對(duì)這3各系列芯片的介紹。 ???下表是Xilinx公司的7系列FPGA芯片容量對(duì)比表
上傳時(shí)間： 2013-11-19
上傳用戶：31633073
資源簡(jiǎn)介：小孔沖模設(shè)計(jì)
上傳時(shí)間： 2013-05-24
上傳用戶：eeworm
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門(mén)發(fā)展到了目前數(shù)百萬(wàn)門(mén)至上千萬(wàn)門(mén)的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類(lèi)電子和車(chē)用電子類(lèi)等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越...
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
