<small id="mfssk"></small>
怎樣寫testbench-xilinx 在ISE 環(huán)境中， 當(dāng)前資源操作窗顯示了資源管理窗口中選中的資源文件能進(jìn)行的相關(guān)操作。在資源管理窗口選中了 testbench 文件后，在當(dāng)前資源操作窗顯示的 ModelSim Simulator 中顯示了4種能進(jìn)行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真） 。如
標(biāo)簽： testbench-xilinx
上傳時(shí)間： 2013-11-14
上傳用戶：467368609
verilog testbench設(shè)計(jì)技巧和策略
標(biāo)簽： testbench verilog 設(shè)計(jì)技巧 策略
上傳時(shí)間： 2013-11-01
上傳用戶：hzakao
編寫高效率的testbench
標(biāo)簽： testbench 編寫 高效率
上傳時(shí)間： 2013-10-28
上傳用戶：竺羽翎2222
上傳時(shí)間： 2013-12-24
上傳用戶：cylnpy
上傳時(shí)間： 2013-10-29
上傳用戶：drink！
DES 加密算法的VHDL和VERILOG 源程序及其testbench。
標(biāo)簽： testbench VERILOG VHDL DES
上傳時(shí)間： 2015-01-04
上傳用戶：songyue1991
148個(gè)verilog hdl小程序（有很多testbench）——.
標(biāo)簽： testbench verilog 148 hdl
上傳時(shí)間： 2015-01-28
上傳用戶：tianjinfan
flash接口控制器的VHDL以及verilog源代碼和testbench程序
標(biāo)簽： testbench verilog flash VHDL
上傳時(shí)間： 2013-12-26
上傳用戶：netwolf
用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
標(biāo)簽： vhd testbench pllTB VHDL
上傳時(shí)間： 2014-01-20
上傳用戶：zwei41
這是從opencores下的fifo代碼,包括了異步和同步的,還有寫的testbench,希望對(duì)大家有用.
標(biāo)簽： opencores testbench fifo 代碼
上傳時(shí)間： 2015-06-17
上傳用戶：杜瑩12345
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
