亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 浪卡子县| 辽宁省| 宁都县| 繁昌县| 蓬安县| 竹北市| 昌乐县| 灵石县| 山丹县| 灌阳县| 平湖市| 武冈市| 磐石市| 抚顺市| 峨眉山市| 上高县| 武邑县| 紫金县| 武山县| 新化县| 府谷县| 承德市| 临海市| 玉田县| 玛曲县| 都安| 望谟县| 乌海市| 辽中县| 民勤县| 卫辉市| 禹城市| 阿图什市| 和静县| 奉节县| 尼玛县| 竹北市| 景东| 荔浦县| 塔河县| 寿宁县|