<li id="mique"></li>
使用vERILOG編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
標簽： vERILOG FIFO 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
vERILOG 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測試文件
標簽： vERILOG SDRAM 代碼 讀寫
上傳時間： 2013-08-13
上傳用戶：zh_901
華為的FPGA和vERILOG的教程，我相信對大家的用處是毋庸置疑的。
標簽： vERILOG FPGA 華為 教程
上傳用戶：manlian
東南大學vERILOG講義.rar\\\\r\\\\n高級FPGA教學實驗指導書－邏輯設計部分.pdf\\\\r\\\\n...
標簽： vERILOG 東南大學 講義
上傳時間： 2013-08-15
上傳用戶：黃華強
FPGA開發板上寫的vERILOG代碼：\r\n功能是從電腦端發送一個字節，然后把它接收回來。\r\n
標簽： vERILOG FPGA 開發板 代碼
上傳用戶：copu
fpga開發pci的vERILOG，不可多得的源代碼。
標簽： vERILOG fpga pci
上傳用戶：myworkpost
FPGA的uart控制器的vERILOG源程序，在cyclone II EP2C8Q208上調試運行成功
標簽： vERILOG FPGA uart 控制器
上傳用戶：qazxsw
xilinx fpga 做VGA驅動信號的vERILOG原代碼,ise版本9.2,
標簽： vERILOG xilinx fpga VGA
上傳時間： 2013-08-16
上傳用戶：jasson5678
用vERILOG語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!
標簽： vERILOG FPGA PWM 語言
上傳用戶：梧桐
基于FPGA的交通燈的設計 有vERILOG HDL 源碼、仿真圖與引腳配置圖，已下載實現\r\n
標簽： vERILOG FPGA HDL 交通燈
上傳時間： 2013-08-18
上傳用戶：BOBOniu
蟲蟲下載站版權所有 京ICP備2021023401號-1
