亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 张家川| 宝鸡市| 夹江县| 阿克陶县| 拉萨市| 鹤岗市| 苏尼特右旗| 云浮市| 永靖县| 永丰县| 四平市| 隆安县| 永嘉县| 泰宁县| 普定县| 望江县| 多伦县| 山东| 甘德县| 名山县| 花莲市| 方城县| 阿拉善右旗| 安达市| 三门峡市| 盐城市| 大石桥市| 诸城市| 静海县| 达孜县| 平和县| 延津县| 新宾| 三都| 共和县| 喀喇沁旗| 巢湖市| 东明县| 张家口市| 鄂州市| 来安县|