相 關 資 源

• ８＊８的乘法器verilog源代碼,經過編譯仿真的免費下載

  資源簡介：８＊８的乘法器verilog源代碼,經過編譯仿真的，絕對真確，對初學者很有幫助

  標簽： verilog 乘法器 源代碼 仿真

  上傳時間： 2014-01-14

  上傳用戶：txfyddz

• 47譯碼器器的verilog源代碼,經過編譯仿真的免費下載

  資源簡介：47譯碼器器的verilog源代碼,經過編譯仿真的，絕對真確，對初學者很有幫助

  標簽： verilog 譯碼器 源代碼 仿真

  上傳時間： 2014-01-23

  上傳用戶：lanhuaying

• 嵌入式系統的乘法器試驗報告 包括源代碼 用VHDl語言編寫免費下載

  資源簡介：嵌入式系統的乘法器試驗報告 包括源代碼 用VHDl語言編寫

  標簽： VHDl 嵌入式系統 乘法器 報告

  上傳時間： 2013-12-26

  上傳用戶：wang5829

• Synopsys的DesignWare庫中采用的brentkung高速加法器verilog源代碼生成,附相關文檔免費下載

  資源簡介：Synopsys的DesignWare庫中采用的brentkung高速加法器verilog源代碼生成,附相關文檔

  標簽： DesignWare brentkung Synopsys verilog

  上傳時間： 2016-08-15

  上傳用戶：cccole0605

• 乘法器 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：乘法器 verilog CPLD EPM1270 源代碼

  標簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：牛布牛

• verilog 寫的兩種方式的乘法器 不錯!免費下載

  資源簡介：verilog 寫的兩種方式的乘法器 不錯!

  標簽： verilog 方式 乘法器

  上傳時間： 2016-12-12

  上傳用戶：一諾88

• 由verilog編寫的乘法器免費下載

  資源簡介：由verilog編寫的乘法器，通過兩個文件的調用實現。由于子模塊的調用使得程序簡化了許多。

  標簽： verilog 編寫 乘法器

  上傳時間： 2014-08-29

  上傳用戶：luopoguixiong

• 基于verilog的booth算法的乘法器免費下載

  資源簡介：基于verilog的booth算法的乘法器

  標簽： verilog booth 算法 乘法器

  上傳時間： 2017-07-15

  上傳用戶：

• 用C語言實現的乘法器免費下載

  資源簡介：用C語言實現的乘法器

  標簽： C語言 乘法器

  上傳時間： 2013-12-08

  上傳用戶：moerwang

• flash接口控制器的VHDL以及verilog源代碼和Testbench程序免費下載

  資源簡介：flash接口控制器的VHDL以及verilog源代碼和Testbench程序

  標簽： Testbench verilog flash VHDL

  上傳時間： 2013-12-26

  上傳用戶：netwolf

• 自已寫的一個16X16的乘法器免費下載

  資源簡介：自已寫的一個16X16的乘法器，速度比較慢。初學者練習練習！

  標簽： 16X16 乘法器

  上傳時間： 2015-03-31

  上傳用戶：love1314

• 這個是用vhdl編寫的乘法器,僅僅供大家參考免費下載

  資源簡介：這個是用vhdl編寫的乘法器,僅僅供大家參考

  標簽： vhdl 編寫 乘法器 家

  上傳時間： 2015-05-06

  上傳用戶：我們的船長

• 一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法免費下載

  資源簡介：一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。

  標簽： Booth 符號 乘法器 二進制數

  上傳時間： 2013-12-23

  上傳用戶：skfreeman

• 該源碼實現了一個8*8位的乘法器免費下載

  資源簡介：該源碼實現了一個8*8位的乘法器，在實現的過程中用到了宏單元

  標簽： 源碼 乘法器

  上傳時間： 2013-12-28

  上傳用戶：bakdesec

• 12乘12的乘法器 采用adhl語言編寫免費下載

  資源簡介：12乘12的乘法器 采用adhl語言編寫

  標簽： adhl 乘法器 語言 編寫

  上傳時間： 2014-01-11

  上傳用戶：silenthink

• 一個用verilogHDL語言編寫的8X8的乘法器免費下載

  資源簡介：一個用verilogHDL語言編寫的8X8的乘法器

  標簽： verilogHDL 8X8 語言 編寫

  上傳時間： 2015-07-22

  上傳用戶：teddysha

• 用VHDL語言編寫的三位二進制的乘法器免費下載

  資源簡介：用VHDL語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加

  標簽： VHDL 語言 編寫 二進制

  上傳時間： 2014-08-31

  上傳用戶：66666

• ~~~ ~~~ ~32*32的乘法器免費下載

  資源簡介：~~~ ~~~ ~32*32的乘法器

  標簽： 32 乘法器

  上傳時間： 2015-10-28

  上傳用戶：jhksyghr

• 馬周游問題 ８＊８棋盤中免費下載

  資源簡介：馬周游問題 ８＊８棋盤中，一個馬從某一位置是否能恰好訪問每個格一次再回到起點？

  標簽：

  上傳時間： 2014-09-08

  上傳用戶：小鵬

• 一個用VHDL語言編寫的乘法器程序免費下載

  資源簡介：一個用VHDL語言編寫的乘法器程序，望大家多多支持啊。

  標簽： VHDL 語言 編寫 乘法器

  上傳時間： 2015-12-09

  上傳用戶：hewenzhi

• 介紹了幾種常用的乘法器的設計免費下載

  資源簡介：介紹了幾種常用的乘法器的設計，carry_save_mult，ripple_carry_mult等，壓縮包中包含結構流程圖，用verilogHDL語言，采用modelsim仿真驗證

  標簽： 乘法器

  上傳時間： 2013-12-19

  上傳用戶：pompey

• EPP和51的接口邏輯verilog源代碼.rar免費下載

  資源簡介：EPP和51的接口邏輯verilog源代碼.rar

  標簽： verilog EPP 接口

  上傳時間： 2013-12-06

  上傳用戶：541657925

• 浮點型的乘法器,采用VHDL語言描述浮點型的乘法器,文中包含測試文件免費下載

  資源簡介：浮點型的乘法器,采用VHDL語言描述浮點型的乘法器,文中包含測試文件

  標簽： VHDL 浮點 乘法器 測試

  上傳時間： 2013-12-16

  上傳用戶：asdfasdfd

• 使用硬件實現,效率較高的乘法器,通過FPGA驗證的免費下載

  資源簡介：使用硬件實現,效率較高的乘法器,通過FPGA驗證的

  標簽： FPGA 硬件實現 效率 乘法器

  上傳時間： 2013-12-10

  上傳用戶：龍飛艇

• 脈動乘法器：一個GF(2m)域上的Digit-Serial 脈動結構（Systolic）的乘法器免費下載

  資源簡介：脈動乘法器：一個GF(2m)域上的Digit-Serial 脈動結構（Systolic）的乘法器

  標簽： Digit-Serial Systolic 脈動 乘法器

  上傳時間： 2014-11-24

  上傳用戶：youth25

• 8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器免費下載

  資源簡介：8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5...

  標簽： ultipler_quick_add booth 乘法器 測試

  上傳時間： 2016-07-12

  上傳用戶：zhaiye

• spi總線控制器的fpga實現 verilog源代碼及測試免費下載

  資源簡介：spi總線控制器的fpga實現 verilog源代碼及測試

  標簽： verilog fpga spi 總線控制器

  上傳時間： 2013-12-22

  上傳用戶：lacsx

• xilinx里的乘法器ip核程序免費下載

  資源簡介：xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進位加法

  標簽： xilinx 乘法器 程序

  上傳時間： 2016-10-17

  上傳用戶：ve3344

• 橢圓曲線加密算法中的乘法器的生成免費下載

  資源簡介：橢圓曲線加密算法中的乘法器的生成，主要功能是實現在素域上的多項式模P(大素數）乘的運算。

  標簽： 橢圓曲線 加密算法 乘法器

  上傳時間： 2014-06-11

  上傳用戶：waizhang

• RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計免費下載

  資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計

  標簽： CORDIC FIFO 204 188

  上傳時間： 2017-01-24

  上傳用戶：縹緲