相 關(guān) 資 源

• 47譯碼器器的verilog源代碼,經(jīng)過(guò)編譯仿真的免費(fèi)下載

  資源簡(jiǎn)介：47譯碼器器的verilog源代碼,經(jīng)過(guò)編譯仿真的，絕對(duì)真確，對(duì)初學(xué)者很有幫助

  標(biāo)簽： verilog 譯碼器 源代碼 仿真

  上傳時(shí)間： 2014-01-23

  上傳用戶：lanhuaying

• ８＊８的乘法器verilog源代碼,經(jīng)過(guò)編譯仿真的免費(fèi)下載

  資源簡(jiǎn)介：８＊８的乘法器verilog源代碼,經(jīng)過(guò)編譯仿真的，絕對(duì)真確，對(duì)初學(xué)者很有幫助

  標(biāo)簽： verilog 乘法器 源代碼 仿真

  上傳時(shí)間： 2014-01-14

  上傳用戶：txfyddz

• AD轉(zhuǎn)換器TCL2543的測(cè)試源代碼 經(jīng)過(guò)測(cè)試 比較好用免費(fèi)下載

  資源簡(jiǎn)介：AD轉(zhuǎn)換器TCL2543的測(cè)試源代碼 經(jīng)過(guò)測(cè)試 比較好用

  標(biāo)簽： 2543 TCL 測(cè)試 AD轉(zhuǎn)換器

  上傳時(shí)間： 2016-04-23

  上傳用戶：klin3139

• 通用串行異步收發(fā)器8251的verilog HDL源代碼,經(jīng)過(guò)仿真驗(yàn)證。免費(fèi)下載

  資源簡(jiǎn)介：通用串行異步收發(fā)器8251的verilog HDL源代碼,經(jīng)過(guò)仿真驗(yàn)證。

  標(biāo)簽： verilog 8251 HDL 串行

  上傳時(shí)間： 2015-11-21

  上傳用戶：lizhizheng88

• 通用串行異步收發(fā)器8251的verilog HDL源代碼.doc免費(fèi)下載

  資源簡(jiǎn)介：通用串行異步收發(fā)器8251的verilog HDL源代碼.doc

  標(biāo)簽： verilog 8251 HDL

  上傳時(shí)間： 2013-12-24

  上傳用戶：xg262122

• MODELSIM 環(huán)境下的verilog 源代碼免費(fèi)下載

  資源簡(jiǎn)介：MODELSIM 環(huán)境下的verilog 源代碼，實(shí)現(xiàn)全加器功能

  標(biāo)簽： MODELSIM verilog 環(huán)境 源代碼

  上傳時(shí)間： 2015-06-10

  上傳用戶：sardinescn

• Keil 下編譯的基于mcs51單片機(jī)的PCA82C250CAN收發(fā)器控制的程序源代碼。免費(fèi)下載

  資源簡(jiǎn)介：Keil 下編譯的基于mcs51單片機(jī)的PCA82C250CAN收發(fā)器控制的程序源代碼。

  標(biāo)簽： Keil C250 250 82C

  上傳時(shí)間： 2013-12-30

  上傳用戶：王楚楚

• Content Addressable Memory 的verilog源代碼。經(jīng)過(guò)modelsim仿真。免費(fèi)下載

  資源簡(jiǎn)介：Content Addressable Memory 的verilog源代碼。經(jīng)過(guò)modelsim仿真。

  標(biāo)簽： Addressable modelsim Content verilog

  上傳時(shí)間： 2013-12-31

  上傳用戶：czl10052678

• 感知器網(wǎng)絡(luò)的matlab源代碼免費(fèi)下載

  資源簡(jiǎn)介：感知器網(wǎng)絡(luò)的matlab源代碼，歡迎下載

  標(biāo)簽： matlab 網(wǎng)絡(luò) 源代碼

  上傳時(shí)間： 2016-06-30

  上傳用戶：zhaiye

• 一個(gè)全加器的VHDL程序,經(jīng)過(guò)編譯和仿真.免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)全加器的VHDL程序,經(jīng)過(guò)編譯和仿真.

  標(biāo)簽： VHDL 全加器 仿真 程序

  上傳時(shí)間： 2013-12-24

  上傳用戶：xhz1993

• spartan3e microblaze 定時(shí)器使用的一個(gè)源代碼免費(fèi)下載

  資源簡(jiǎn)介：spartan3e microblaze 定時(shí)器使用的一個(gè)源代碼

  標(biāo)簽： microblaze spartan3e 定時(shí)器 源代碼

  上傳時(shí)間： 2017-03-27

  上傳用戶：小眼睛LSL

• 3955步進(jìn)電機(jī)的驅(qū)動(dòng)的cpld的verilog程序,經(jīng)過(guò)測(cè)試,可以在ISPLEVER下調(diào)試,包括總線的譯碼等.非常完整免費(fèi)下載

  資源簡(jiǎn)介：3955步進(jìn)電機(jī)的驅(qū)動(dòng)的cpld的verilog程序,經(jīng)過(guò)測(cè)試,可以在ISPLEVER下調(diào)試,包括總線的譯碼等.非常完整

  標(biāo)簽： ISPLEVER verilog 3955 cpld

  上傳時(shí)間： 2014-11-24

  上傳用戶：康郎

• 離散余弦變換的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：離散余弦變換的verilog源代碼，經(jīng)過(guò)驗(yàn)證可實(shí)現(xiàn)

  標(biāo)簽： verilog 離散余弦 變換 源代碼

  上傳時(shí)間： 2016-01-11

  上傳用戶：ANRAN

• PCI接口的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：PCI接口的verilog源代碼

  標(biāo)簽： verilog PCI 接口 源代碼

  上傳時(shí)間： 2013-12-28

  上傳用戶：l254587896

• 主要完成數(shù)字電視前端信號(hào)處理和緩沖作用的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：主要完成數(shù)字電視前端信號(hào)處理和緩沖作用的verilog源代碼，可以直接使用

  標(biāo)簽： verilog 數(shù)字電視 信號(hào)處理 源代碼

  上傳時(shí)間： 2013-12-18

  上傳用戶：woshiayin

• 這是8位微處理器的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：這是8位微處理器的verilog源代碼，可以欠在Flex10k10里面

  標(biāo)簽： verilog 8位微處理器 源代碼

  上傳時(shí)間： 2014-01-24

  上傳用戶：皇族傳媒

• 基于FPGA的16點(diǎn)FFT快速傅立葉變換的verilog源代碼。免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的16點(diǎn)FFT快速傅立葉變換的verilog源代碼。

  標(biāo)簽： verilog FPGA FFT 傅立葉變換

  上傳時(shí)間： 2015-04-02

  上傳用戶：aysyzxzm

• PLD與8051接口的參考設(shè)計(jì) Xilinx提供的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：PLD與8051接口的參考設(shè)計(jì) Xilinx提供的verilog源代碼

  標(biāo)簽： verilog Xilinx 8051 PLD

  上傳時(shí)間： 2014-01-01

  上傳用戶：xzt

• 本文件是pci的verilog源代碼程序免費(fèi)下載

  資源簡(jiǎn)介：本文件是pci的verilog源代碼程序

  標(biāo)簽： verilog pci 源代碼 程序

  上傳時(shí)間： 2015-05-14

  上傳用戶：1079836864

• SDRAM 控制器的verilog代碼 經(jīng)過(guò)綜合驗(yàn)證過(guò)的.無(wú)截壓密碼免費(fèi)下載

  資源簡(jiǎn)介：SDRAM 控制器的verilog代碼 經(jīng)過(guò)綜合驗(yàn)證過(guò)的.無(wú)截壓密碼

  標(biāo)簽： verilog SDRAM 控制器 代碼

  上傳時(shí)間： 2013-12-19

  上傳用戶：semi1981

• usb1.1的verilog源代碼。以及其測(cè)試仿真文件免費(fèi)下載

  資源簡(jiǎn)介：usb1.1的verilog源代碼。以及其測(cè)試仿真文件，現(xiàn)在很難找其測(cè)試文件既testbench

  標(biāo)簽： verilog usb 1.1 源代碼

  上傳時(shí)間： 2013-12-15

  上傳用戶：yuanyuan123

• Viterbi算法的verilog源代碼。免費(fèi)下載

  資源簡(jiǎn)介：Viterbi算法的verilog源代碼。

  標(biāo)簽： Viterbi verilog 算法 源代碼

  上傳時(shí)間： 2014-01-07

  上傳用戶：asdfasdfd

• 一個(gè)小單片機(jī)的verilog源代碼, 包含說(shuō)明文檔免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)小單片機(jī)的verilog源代碼, 包含說(shuō)明文檔

  標(biāo)簽： verilog 單片機(jī) 源代碼 文檔

  上傳時(shí)間： 2013-12-05

  上傳用戶：gaojiao1999

• 一個(gè)視頻信號(hào)輸入的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)視頻信號(hào)輸入的verilog源代碼，里面含有相關(guān)的使用文檔。

  標(biāo)簽： verilog 視頻信號(hào) 源代碼 輸入

  上傳時(shí)間： 2013-12-25

  上傳用戶：zmy123

• 一個(gè)可綜合的同步FIFO的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)可綜合的同步FIFO的verilog源代碼

  標(biāo)簽： verilog FIFO 源代碼

  上傳時(shí)間： 2015-12-13

  上傳用戶：天誠(chéng)24

• CPLD驅(qū)動(dòng)VGA顯示器的verilog源代碼．免費(fèi)下載

  資源簡(jiǎn)介：CPLD驅(qū)動(dòng)VGA顯示器的verilog源代碼．

  標(biāo)簽： verilog CPLD VGA 驅(qū)動(dòng)

  上傳時(shí)間： 2013-12-25

  上傳用戶：wang0123456789

• freetype的C/C++ 的應(yīng)用源代碼,經(jīng)過(guò)實(shí)際使用,穩(wěn)定可靠 對(duì)于在嵌入式linux系統(tǒng)中使用TTF字庫(kù)的情況尤其適合免費(fèi)下載

  資源簡(jiǎn)介：freetype的C/C++ 的應(yīng)用源代碼,經(jīng)過(guò)實(shí)際使用,穩(wěn)定可靠 對(duì)于在嵌入式linux系統(tǒng)中使用TTF字庫(kù)的情況尤其適合

  標(biāo)簽： freetype linux TTF 源代碼

  上傳時(shí)間： 2016-01-26

  上傳用戶：hj_18

• 一個(gè)3階的32位抽取的cic濾波器的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)3階的32位抽取的cic濾波器的verilog源代碼

  標(biāo)簽： verilog cic 濾波器 源代碼

  上傳時(shí)間： 2016-02-21

  上傳用戶：wmwai1314

• RS編碼的verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：RS編碼的verilog源代碼，拿來(lái)和大家分享

  標(biāo)簽： verilog RS編碼 源代碼

  上傳時(shí)間： 2014-01-17

  上傳用戶：894898248

• 符合8051協(xié)議規(guī)范的UART的verilog源代碼.該壓縮包是一個(gè)modelsim的工程.免費(fèi)下載

  資源簡(jiǎn)介：符合8051協(xié)議規(guī)范的UART的verilog源代碼.該壓縮包是一個(gè)modelsim的工程.

  標(biāo)簽： modelsim verilog 8051 UART

  上傳時(shí)間： 2014-07-09

  上傳用戶：athjac