CPLD與8051的總線接口VHDL源碼
CPLD與8051的總線接口VHDL源碼...
vHDL技術(shù)資料
?? 資源總數(shù)：4888
?? 源代碼：10970
?? 電路圖：1
?? vHDL全部資料 (4888個(gè))
VHDL數(shù)字電路設(shè)計(jì)的電子書(shū)
VHDL數(shù)字電路設(shè)計(jì)的電子書(shū)，很好的學(xué)習(xí)材料...
一種以CPLD為核心、以VHDL為開(kāi)發(fā)工具的時(shí)間控制器
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開(kāi)發(fā)工具的時(shí)間控制器，該控制器不僅具有時(shí)間功能，而且具有定時(shí)器功能，能在00：00～23：59之間任意設(shè)定開(kāi)啟時(shí)間和關(guān)閉時(shí)間，其設(shè)置方便、靈活，廣...
VHDL有關(guān)源代碼
VHDL有關(guān)源代碼，設(shè)計(jì)一般常用的器件\\r\\n...
PCI Arbitor by VHDL
PCI Arbitor by VHDL...
VHDL實(shí)現(xiàn)的交通燈設(shè)計(jì)
一篇用VHDL實(shí)現(xiàn)的交通燈設(shè)計(jì)，具有燈種顯示和倒計(jì)時(shí)功能...
VHDL語(yǔ)言編寫(xiě)的關(guān)于ADC0809的程序
這是利用VHDL語(yǔ)言編寫(xiě)的關(guān)于ADC0809的程序，編的很不錯(cuò)...
VHDL語(yǔ)言編寫(xiě)的時(shí)鐘顯示代碼
VHDL語(yǔ)言編寫(xiě)的時(shí)鐘顯示代碼，簡(jiǎn)短而又易懂，個(gè)人覺(jué)得很不錯(cuò)...
VHDL設(shè)計(jì)的經(jīng)驗(yàn)-編寫(xiě)VHDL代碼時(shí)避免不應(yīng)有的錯(cuò)誤
VHDL設(shè)計(jì)的經(jīng)驗(yàn)，高人手記，讓你在編寫(xiě)VHDL代碼時(shí)避免不應(yīng)用的錯(cuò)誤和修改錯(cuò)誤。...
用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算
用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享...