小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
標(biāo)簽: Verilog HDL 語言 初學(xué)者
上傳時(shí)間: 2016-04-18
上傳用戶:英雄
上傳時(shí)間: 2013-12-05
上傳用戶:xymbian
上傳時(shí)間: 2013-12-22
上傳用戶:2525775
上傳用戶:yepeng139
cordic算法的Verilog HDL具體實(shí)現(xiàn)
標(biāo)簽: Verilog cordic HDL 算法
上傳時(shí)間: 2013-12-06
上傳用戶:2467478207
uart串口通信程序 用VERILOG HDL 編寫 可以有效應(yīng)用于FPGA上
標(biāo)簽: VERILOG uart FPGA HDL
上傳時(shí)間: 2014-01-04
上傳用戶:頂?shù)弥?/p>
LCD的驅(qū)動(dòng)程序 用verilog HDL 編寫 可以用于FPGA上 經(jīng)過測(cè)試 可以使用
標(biāo)簽: verilog FPGA LCD HDL
上傳時(shí)間: 2013-11-29
PS2鼠標(biāo)實(shí)驗(yàn)Verilog HDL代碼
標(biāo)簽: Verilog PS2 HDL 鼠標(biāo)
上傳時(shí)間: 2016-04-22
上傳用戶:helmos
PS2鍵盤實(shí)驗(yàn)Verilog HDL代碼
標(biāo)簽: Verilog PS2 HDL 鍵盤
上傳用戶:kernaling
UART實(shí)驗(yàn)Verilog HDL代碼,用于FPGA
標(biāo)簽: Verilog UART HDL 實(shí)驗(yàn)
上傳時(shí)間: 2014-01-09
上傳用戶:linlin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1