FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實(shí)可用,驗(yàn)證通過,工程環(huán)境為Altera Quartus
標(biāo)簽: Verilog FPGA HDL 程序
上傳時(shí)間: 2016-09-01
上傳用戶:VRMMO
FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實(shí)可用,驗(yàn)證通過,工程環(huán)境為Altera Quartus II
上傳時(shí)間: 2014-01-09
上傳用戶:Altman
街機(jī)模擬器mame源代碼,使用vc開發(fā)
標(biāo)簽: mame 模
上傳用戶:fxf126@126.com
(219)卷積編碼的verilog hdl源代碼,很有用的啊,
標(biāo)簽: verilog 219 hdl 卷積
上傳用戶:Late_Li
Verilog HDL入門,學(xué)習(xí)的最好參考資料,可以極短的時(shí)間內(nèi)學(xué)會
標(biāo)簽: Verilog HDL 參考資料
上傳時(shí)間: 2016-09-03
上傳用戶:hgy9473
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖,已下載實(shí)現(xiàn)
標(biāo)簽: Verilog FPGA HDL 交通燈
上傳時(shí)間: 2016-09-05
上傳用戶:ggwz258
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時(shí)間設(shè)置,時(shí)間顯示,跑表,分頻,日期設(shè)置,日期顯示等
標(biāo)簽: Verilog FPGA HDL 多功能
上傳時(shí)間: 2016-09-06
上傳用戶:1583060504
步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計(jì) 已編譯通過
標(biāo)簽: Verilog symbol block file
上傳時(shí)間: 2014-01-03
上傳用戶:維子哥哥
practical_lift_controller 實(shí)用電梯控制器 實(shí)用電梯控制系統(tǒng)block symbol file 實(shí)用電梯控制器的Verilog HDL程設(shè)計(jì)
標(biāo)簽: practical_lift_controller Verilog symbol block
上傳用戶:Zxcvbnm
用FPGA verilog hdl實(shí)現(xiàn)千兆以太網(wǎng)MAC。
標(biāo)簽: verilog FPGA hdl MAC
上傳時(shí)間: 2014-01-12
上傳用戶:yuanyuan123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1