相 關(guān) 資 源

• FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實(shí)可用免費(fèi)下載

  資源簡介：FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實(shí)可用，驗(yàn)證通過，工程環(huán)境為Altera Quartus

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2016-09-01

  上傳用戶：VRMMO

• FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實(shí)可用免費(fèi)下載

  資源簡介：FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實(shí)可用，驗(yàn)證通過，工程環(huán)境為Altera Quartus II

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2014-01-09

  上傳用戶：Altman

• FPGA與PC串口通信的Verilog HDL 程序免費(fèi)下載

  資源簡介：FPGA與PC串口通信的Verilog HDL 程序

  標(biāo)簽： Verilog FPGA HDL PC串口

  上傳時(shí)間： 2016-11-16

  上傳用戶：whenfly

• FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡介：FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： Verilog EP1C6F FPGA Mars

  上傳時(shí)間： 2014-11-10

  上傳用戶：15736969615

• FPGA開發(fā)pci的Verilog免費(fèi)下載

  資源簡介：FPGA開發(fā)pci的Verilog，不可多得的源代碼。

  標(biāo)簽： Verilog FPGA pci

  上傳時(shí)間： 2013-08-15

  上傳用戶：myworkpost

• SDRAM的Verilog HDL程序免費(fèi)下載

  資源簡介：SDRAM的Verilog HDL程序，適合DE2開發(fā)板，和TRDB-LCM顯示器，很好哦

  標(biāo)簽： Verilog SDRAM HDL 程序

  上傳時(shí)間： 2014-01-03

  上傳用戶：skfreeman

• 王金明的Verilog HDL程序集合免費(fèi)下載

  資源簡介：王金明的Verilog HDL程序集合，包含各個(gè)常用的程序

  標(biāo)簽： Verilog HDL 程序

  上傳時(shí)間： 2013-11-26

  上傳用戶：星仔

• I2C to GPIO Port expander的Verilog HDL 程序原碼免費(fèi)下載

  資源簡介：I2C to GPIO Port expander的Verilog HDL 程序原碼，直接可在Quartus環(huán)境下運(yùn)行。

  標(biāo)簽： expander Verilog GPIO Port

  上傳時(shí)間： 2016-05-19

  上傳用戶：1427796291

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合免費(fèi)下載

  資源簡介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合

  標(biāo)簽： Verilog VHDL HDL 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• BCD編碼的Verilog HDL程序免費(fèi)下載

  資源簡介：BCD編碼的Verilog HDL程序，能夠?qū)崿F(xiàn)BCD編碼與卷積碼。

  標(biāo)簽： Verilog BCD HDL 編碼

  上傳時(shí)間： 2014-02-18

  上傳用戶：yyq123456789

• 步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計(jì) 已編譯通過免費(fèi)下載

  資源簡介：步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計(jì) 已編譯通過

  標(biāo)簽： Verilog symbol block file

  上傳時(shí)間： 2014-01-03

  上傳用戶：維子哥哥

• FPGA開發(fā)pci的Verilog免費(fèi)下載

  資源簡介：FPGA開發(fā)pci的Verilog，不可多得的源代碼。

  標(biāo)簽： Verilog FPGA pci

  上傳時(shí)間： 2013-12-22

  上傳用戶：huannan88

• VGA的Verilog HDL 程序免費(fèi)下載

  資源簡介：VGA的Verilog HDL 程序，完成顯示長條狀顯示不同顏色

  標(biāo)簽： Verilog VGA HDL 程序

  上傳時(shí)間： 2017-01-02

  上傳用戶：xsnjzljj

• 一個(gè)FPGA開發(fā)板的原理圖具有l(wèi)ed燈、ram、flash免費(fèi)下載

  資源簡介：一個(gè)FPGA開發(fā)板的原理圖，此板具有l(wèi)ed燈、ram、flash

  標(biāo)簽： flash FPGA led ram

  上傳時(shí)間： 2013-08-31

  上傳用戶：gxf2016

• 針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DS免費(fèi)下載

  資源簡介：針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動(dòng)程序采用DriverWorks ...

  標(biāo)簽： Verilog 9054 CPCI CPLD

  上傳時(shí)間： 2013-12-24

  上傳用戶：tedo811

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 《Verilog HDL程序設(shè)計(jì)與應(yīng)用》免費(fèi)下載

  資源簡介：《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語法和高級(jí)應(yīng)用技巧，對(duì)于每個(gè)知識(shí)點(diǎn)都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識(shí)點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次...

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì)

  上傳時(shí)間： 2013-11-22

  上傳用戶：wqxstar

• 《Verilog HDL程序設(shè)計(jì)與應(yīng)用》免費(fèi)下載

  資源簡介：《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語法和高級(jí)應(yīng)用技巧，對(duì)于每個(gè)知識(shí)點(diǎn)都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識(shí)點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次...

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì)

  上傳時(shí)間： 2013-11-21

  上傳用戶：silenthink

• Verilog HDL程序免費(fèi)下載

  資源簡介：Verilog HDL程序，對(duì)硬件開發(fā)有興趣或需要的朋友趕快down下來

  標(biāo)簽： Verilog HDL 程序

  上傳時(shí)間： 2014-12-09

  上傳用戶：com1com2

• Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制免費(fèi)下載

  資源簡介：Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制，LED顯示，脈沖發(fā)生，脈沖頻率測量模塊 是我自己寫得，希望能對(duì)你有幫助，有問題可以mail：shaojunwu1@163.com

  標(biāo)簽： Verilog HDL 程序 代碼

  上傳時(shí)間： 2015-04-26

  上傳用戶：wpt

• 是關(guān)于dct的Verilog HDL源代碼和測試程序免費(fèi)下載

  資源簡介：是關(guān)于dct的Verilog HDL源代碼和測試程序

  標(biāo)簽： Verilog dct HDL 源代碼

  上傳時(shí)間： 2014-06-15

  上傳用戶：四只眼

• FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼免費(fèi)下載

  資源簡介：FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

  標(biāo)簽： Verilog FPGA CPLD uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• 一個(gè)4*4矩陣鍵盤的Verilog接口程序設(shè)計(jì)（FPGA）免費(fèi)下載

  資源簡介：一個(gè)4*4矩陣鍵盤的Verilog接口程序設(shè)計(jì)（FPGA）

  標(biāo)簽： Verilog FPGA 矩陣鍵盤 接口

  上傳時(shí)間： 2013-12-14

  上傳用戶：chens000

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：chenbhdt

• 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2014-01-13

  上傳用戶：gyq

• VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡介：VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA VGA HDL

  上傳時(shí)間： 2014-12-07

  上傳用戶：天涯

• PWM的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡介：PWM的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA PWM HDL

  上傳時(shí)間： 2013-12-22

  上傳用戶：zhanditian

• LVDS的應(yīng)用的Verilog HDL例子程序免費(fèi)下載

  資源簡介：LVDS的應(yīng)用的Verilog HDL例子程序，由altera公司提供。

  標(biāo)簽： Verilog LVDS HDL 程序

  上傳時(shí)間： 2013-12-31

  上傳用戶：lvzhr

• 王金明編寫的《Verilog HDL程序設(shè)計(jì)教程》書中的例子原碼免費(fèi)下載

  資源簡介：王金明編寫的《Verilog HDL程序設(shè)計(jì)教程》書中的例子原碼，適合于初學(xué)者。

  標(biāo)簽： Verilog HDL 編寫 程序設(shè)計(jì)

  上傳時(shí)間： 2016-05-19

  上傳用戶：gaojiao1999