亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

verilog HDL代碼書寫規范

  • 《Verilog+HDL+程序設計教程》及配套源碼

    verilog

    標簽： Verilog HDL 程序設計 教程

    上傳時間： 2013-10-26

    上傳用戶：linlin

  • HDL入門教程

    　　Verilog HDL入門教程

    標簽： HDL 入門教程

    上傳時間： 2013-11-19

    上傳用戶：masochism

  • HDL的可綜合設計簡介

    本文簡單探討了verilog HDL設計中的可綜合性問題，適合HDL初學者閱讀   　　用組合邏輯實現的電路和用時序邏輯實現的 　　電路要分配到不同的進程中。 　　不要使用枚舉類型的屬性。 　　Integer應加范圍限制。 　　 通常的可綜合代碼應該是同步設計。 　　避免門級描述，除非在關鍵路徑中。

    標簽： HDL 綜合設計

    上傳時間： 2013-11-18

    上傳用戶：swaylong

  • java tutorial 示例源碼

    java tutorial 示例源碼，包換java tutorial 第三版的所有代碼

    標簽： tutorial java

    上傳時間： 2015-06-03

    上傳用戶：kernaling

  • 使用pso求最小化一函數 matlab程式碼

    使用pso求最小化一函數 matlab程式碼，寫的非常簡潔(不到100行)，且還包括了2維的圖形展示，和大家分享參考!!! 一起學習matlab和各種optimize methods 最小化：(x-15)^2+(y-20)^2 The swarm matrix is swarm(index, [location, velocity, best position, best value], [x, y components or the value component]) Author: Wesam ELSHAMY (wesamelshamy@yahoo.com) MSc Student, Electrical Enginering Dept., Faculty of Engineering Cairo University, Egypt

    標簽： matlab pso 程式

    上傳時間： 2013-12-18

    上傳用戶：zhaiye

  • 本書簡要介紹了Verilog硬件描述語言的基礎知識

    本書簡要介紹了Verilog硬件描述語言的基礎知識，包括語言的基本內容和基本結構 ，以及利用該語言在各種層次上對數字系統的建模方法。書中列舉了大量實例，幫助讀者掌握語言本身和建模方法，對實際數字系統設計也很有幫助。本書是Verilog HDL的初級讀本，適用于作為計算機、電子、電氣及自控等專業相關課程的教材，也可供有關的科研人員作為參考書。

    標簽： Verilog 硬件描述語言 基礎知識

    上傳時間： 2013-12-20

    上傳用戶：vodssv

  • 身份證號碼的最後一碼為檢查碼

    身份證號碼的最後一碼為檢查碼，用於確認號碼是否正確，此檢查碼運算規則

    標簽：

    上傳時間： 2016-07-25

    上傳用戶：busterman

  • 利用verilog語言

    利用verilog語言，從上至下層次管理的設計思想；Verilog HDL的行為描述和結構描述,實現8位頻率計，4個0檢測修正電路的原理說明

    標簽： verilog 語言

    上傳時間： 2016-12-29

    上傳用戶：caozhizhi

  • 學習Verilog語言必備資料

    學習Verilog語言必備資料，包括語法總結 編寫Verilog HDL 源代碼的標準及設計流程

    標簽： Verilog 語言

    上傳時間： 2017-01-08

    上傳用戶：colinal

  • Verilog是廣泛應用的硬件描述語言

    Verilog是廣泛應用的硬件描述語言，可以用在硬件設計流程的建模、綜合和模擬等多個階段。隨著硬件設計規模的不斷擴大，應用硬件描述語言進行描述的CPLD結構，成為設計專用集成電路和其他集成電路的主流。通過應用Verilog HDL對多功能電子鐘的設計，達到對Verilog HDL的理解，同時對CPLD器件進行簡要了解。 本文的研究內容包括: 對Altera公司Flex 10K系列的EPF10K 10簡要介紹，Altera公司軟件Max+plusⅡ簡要介紹和應用Verilog HDL對多功能電子鐘進行設計。

    標簽： Verilog 硬件描述語言

    上傳時間： 2017-03-06

    上傳用戶：epson850

主站蜘蛛池模板： 通道| 玛沁县| 商丘市| 德格县| 汾西县| 滨海县| 大兴区| 鹤峰县| 锡林郭勒盟| 阿拉尔市| 柯坪县| 礼泉县| 香港 | 定远县| 彭山县| 青川县| 海南省| 山东省| 五寨县| 新安县| 福清市| 儋州市| 上蔡县| 炎陵县| 阜阳市| 潮州市| 博罗县| 涡阳县| 商洛市| 健康| 宣威市| 贵德县| 深泽县| 萨迦县| 楚雄市| 达尔| 石城县| 花莲县| 连平县| 沿河| 昌图县|