亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

verilog HDL

  • 常用模塊的Verilog-HDL設計

    常用模塊的Verilog-HDL設計

    標簽： Verilog-HDL 模塊

    上傳時間： 2020-03-20

    上傳用戶：966210

  • 基于Verilog-HDL語言的時鐘設計

    基于Verilog-HDL語言的時鐘設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

    標簽： verilog HDL

    上傳時間： 2021-12-20

    上傳用戶：

  • 基于Verilog-HDL的交通燈控制器設計

    基于Verilog-HDL的交通燈控制器設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

    標簽： verilog HDL 交通燈控制器

    上傳時間： 2021-12-20

    上傳用戶：zhanglei193

  • 基于Verilog-HDL的DDS設計

    基于Verilog-HDL的DDS設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

    標簽： Verilog-HDL dds hdl

    上傳時間： 2021-12-21

    上傳用戶：

  • verilog HDL數字集成電路設計原理與應用 第2版 297頁

    高清電子書-verilog HDL數字集成電路設計原理與應用 第2版

    標簽： verilog HDL 數字集成電路

    上傳時間： 2022-01-29

    上傳用戶：

  • FPGA verilog HDL設計溫度傳感器ds18b20溫度讀取并通過lcd1620和數碼管顯示

    FPGA verilog HDL設計溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數碼管顯示的QUARTUS II 12.0工程文件，包括完整的設計文件.V源碼，可以做為你的學習及設計參考。module ds18b20lcd1602display ( Clk, Rst,      DQ,   //18B20數據端口 Txd,  //串口發送端口 LCD_Data, //lcd LCD_RS, LCD_RW, LCD_En, SMData, //數碼管段碼 SMCom   //數碼管位碼 );input Rst,Clk;output Txd,LCD_RS,LCD_En,LCD_RW;inout DQ;output[7:0] LCD_Data;output[7:0] SMData;output[3:0] SMCom;wire DataReady;//測溫完成信號wire [15:0] MeasureResult;//DS18B20測溫結果reg  [15:0] Temperature;//產生LCD的位碼和段碼LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);//DS18B20測溫和發送  DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));//產生數碼管的位碼和段碼SMDisplay Gen_SM(.Rst(Rst),.

    標簽： fpga verilog HDL 溫度傳感器 ds18b20 lcd1620 數碼顯示

    上傳時間： 2022-01-30

    上傳用戶：

  • 高清電子書-基于Verilog+HDL的通信系統設計

    高清電子書-基于Verilog+HDL的通信系統設計334頁

    標簽： verilog HDL 通信系統 FPGA

    上傳時間： 2022-02-16

    上傳用戶：

  • verilog HDL語言實現CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼

    verilog HDL語言實現CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼 //本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在//PC機上安裝一個串口調試工具來驗證程序的功能。//程序實現了一個收發一幀10個bit（即無奇偶校驗位）的串口控//制器，10個bit是1位起始位，8個數據位，1個結束//位。串口的波特律由程序中定義的div_par參數決定，更改該參數可以實//現相應的波特率。程序當前設定的div_par 的值是0x145，對應的波特率是//9600。用一個8倍波特率的時鐘將發送或接受每一位bit的周期時間//劃分為8個時隙以使通信同步.//程序的工作過程是：串口處于全雙工工作狀態，按動key1，FPGA/CPLD向PC發送“21 EDA"//字符串（串口調試工具設成按ASCII碼接受方式）；PC可隨時向FPGA/CPLD發送0-F的十六進制

    標簽： verilog HDL cpld 串口通訊 quartus

    上傳時間： 2022-02-18

    上傳用戶：

  • XILINX大學合作教材-Verilog+HDL程序設計與實踐

    XILINX大學合作教材-Verilog+HDL程序設計與實踐

    標簽： xilinx verilog HDL

    上傳時間： 2022-03-28

    上傳用戶：

  • 基于verilog HDL的狀態機8位流水燈

    基于verilog HDL的狀態機8位流水燈.適合感興趣的人學習參考

    標簽： verilog HDL 流水燈

    上傳時間： 2022-04-23

    上傳用戶：trh505

主站蜘蛛池模板： 兰西县| 庄浪县| 崇明县| 武冈市| 湘西| 尼勒克县| 永春县| 镇康县| 琼结县| 建宁县| 平远县| 万年县| 北宁市| 山丹县| 美姑县| 如东县| 保定市| 汉中市| 德安县| 绥德县| 民勤县| 罗城| 永仁县| 庆城县| 高台县| 周至县| 禹州市| 石楼县| 虎林市| 安新县| 济阳县| 丘北县| 息烽县| 樟树市| 海林市| 通城县| 镇巴县| 谢通门县| 灌阳县| 天等县| 乌拉特中旗|