亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

verilog HDL

  • Visual Elite 0

    Summit Design公司基于ESL設(shè)計產(chǎn)品的最新Visual Elite圖像產(chǎn)品具有Advanced SystemC建模及分析功能。該工具的最新版本包括原始SystemC構(gòu)造，允許用戶在SystemC內(nèi)建模并驗證設(shè)計。 該工具的HDL版本可幫助門級設(shè)計師們學(xué)習(xí)用Verilog和VHDL設(shè)計。最新版本的Visual Elite可幫助硬件設(shè)計師們和C/C++編程者迅速使用SystemC語言創(chuàng)建系統(tǒng)。Visual Elite 允許用戶熟悉語言后，使用預(yù)建圖形模塊創(chuàng)建系統(tǒng)并自行創(chuàng)建文本模塊。 該工具的瀏覽器

    標(biāo)簽： Visual Elite

    上傳時間： 2013-04-24

    上傳用戶：東大小布

  • HDL Designer Series 2010.2a win320

    Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無論設(shè)計復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計，讓客戶新產(chǎn)品于更短時間內(nèi)上

    標(biāo)簽： Designer 2010.2 Series HDL

    上傳時間： 2013-08-05

    上傳用戶：hustfanenze

  • Active HDL 8.4.30

    ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機(jī) 方式

    標(biāo)簽： Active HDL 30

    上傳時間： 2013-07-14

    上傳用戶：來茴

  • ModleSim 6.50

    Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器

    標(biāo)簽： ModleSim 6.50

    上傳時間： 2013-04-24

    上傳用戶：zukfu

  • Active HDL 8.10

    ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機(jī) 方式

    標(biāo)簽： Active 8.10 HDL

    上傳時間： 2013-05-29

    上傳用戶：1583060504

  • 介紹配置曼徹斯特編碼器 譯碼器的VHDL和Verilog源代碼

    This application note provides a functional des cription of VHDL and Verilog source code for a

    標(biāo)簽： Verilog VHDL 曼徹斯特 編碼器

    上傳時間： 2013-07-04

    上傳用戶：李夢晗

  • 周立功Verilog精華

    周立功Verilog精華教程，歡迎下載學(xué)習(xí)用

    標(biāo)簽： Verilog

    上傳時間： 2013-08-04

    上傳用戶：tedo811

  • VHDL和Verilog轉(zhuǎn)換軟件

    這是一款相當(dāng)不錯的VHDL和Verilog轉(zhuǎn)換軟件，希望對大家有所幫助。

    標(biāo)簽： Verilog VHDL 轉(zhuǎn)換軟件

    上傳時間： 2013-05-28

    上傳用戶：www240697738

  • VHDL和Verilog轉(zhuǎn)換軟件3

    這是一款相當(dāng)不錯的VHDL和Verilog轉(zhuǎn)換軟件。希望對大家有所幫助。

    標(biāo)簽： Verilog VHDL 轉(zhuǎn)換軟件

    上傳時間： 2013-06-10

    上傳用戶：aig85

  • verilog大量源程序

    verilog大量源程序，希望對大家有所幫助。。。。。。

    標(biāo)簽： verilog 源程序

    上傳時間： 2013-06-03

    上傳用戶：ztj182002

主站蜘蛛池模板： 湖州市| 泸西县| 平阳县| 正定县| 防城港市| 梁山县| 青浦区| 楚雄市| 昆明市| 吉木乃县| 荆州市| 密云县| 仁化县| 灌云县| 邳州市| 长宁县| 察雅县| 习水县| 响水县| 昌吉市| 逊克县| 邵阳县| 普格县| 樟树市| 尼玛县| 平山县| 祁东县| 千阳县| 中卫市| 深水埗区| 新昌县| 思南县| 离岛区| 芜湖市| 平凉市| 德兴市| 河南省| 乐东| 龙山县| 宁都县| 敦煌市|