verilog實現，串轉并通過fifo再并轉串，可以滿足輸入速率自由輸出的一半時，輸出仍可持續發送
標簽： verilog
上傳時間： 2015-08-13
上傳用戶：妄想演繹師
I2C總線verilog實現源碼，可以完整實現I2C bus的基本功能
標簽： verilog I2C 總線 源碼
上傳用戶：anng
usb1.1的對sd卡的讀寫的verilog代碼,攻大家參考設計.
標簽： verilog usb 1.1 讀寫
上傳時間： 2015-08-14
上傳用戶：清風冷雨
advanced digital design with the verilog hdl
標簽： advanced digital verilog design
上傳時間： 2013-12-15
上傳用戶：爺的氣質
我收藏的北京大學的verilog的PPT,希望對大家有用,這是1-9章,隨后上傳剩下的
標簽： verilog 大學 家
上傳時間： 2014-11-24
上傳用戶：wfl_yy
16位加法器的流水線計算,verilog代碼，用于FPGA平臺。
標簽： verilog 加法器 代碼 流水線
上傳時間： 2013-12-18
上傳用戶：維子哥哥
Viterbi算法的Verilog源代碼。
標簽： Viterbi Verilog 算法 源代碼
上傳時間： 2014-01-07
上傳用戶：asdfasdfd
SPI協議的VHDL/Verilog語言實現。
標簽： Verilog VHDL SPI 協議
上傳時間： 2015-08-16
上傳用戶：baiom
XML相關書籍Oreilly.Learning.XML.2nd.Edition.eBook-LiB.chm
標簽： XML eBook-LiB Learning Oreilly
上傳時間： 2014-09-02
上傳用戶：123456wh
曼碼解碼的Verilog代碼.可以多平臺運行,此是第一部分,共四部分.
標簽： Verilog 分 解碼 代碼
上傳時間： 2015-08-19
上傳用戶：GavinNeko
蟲蟲下載站版權所有 京ICP備2021023401號-1
