數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
多功能車輛總線一類設備是一個在列車通信網(TCN，TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口，因此迫切需要研制具有自主知識產權的列車通信網產品。 論文以一類設備控制器的設計為核心，采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼，編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。 數據處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應端口取出應答從幀并發送，還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤，論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。 最后，使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。
上傳時間： 2013-07-27
上傳用戶：qazxsw
FPGA 技術是圖像處理領域的一個重要的研究課題，近年來倍受人們的關注。本文研究了視頻信號的采集、顯示以及通過網絡進行傳輸的方法。并提出了一套基于FPGA 的實現方案。 系統可以分為采集控制模塊、顯示控制模塊和網絡傳輸控制模塊3 部分。視頻信號的采集用到了視頻處理芯片SAA7113，通過FPGA 對其初始化，可以得到經過A/D 轉換的YUV 格式視頻信號，利用采集控制模塊可以將這些視頻信號保存到SRAM 中去。顯示控制模塊讀出SRAM 中的視頻信號，進行YUV 格式到RGB 格式的轉換以及幀頻變換等操作，再利用VGA 顯示芯片THS8134 就可以將采集到的視頻信號在LCD 上顯示出來。基于IEEE802.3 協議的網絡傳輸控制模塊將YUV 格式的視頻信號進行添加報頭、CRC 校驗碼等操作后，將其變成一個MAC 幀，可以在以太網絡中傳輸。 設計選用硬件描述語言Verilog HDL，在開發工具QuartusII 中完成軟核的綜合、布局布線、匯編，并最終在QuartusII 和Active-HDL 中進行時序仿真驗證。 對設計的驗證采取的是由里及外的方式，先對系統主模塊的功能進行驗證，再模擬外部器件對設計的接口進行驗證。驗證流程是功能仿真、時序仿真、板級調試，最終通過了系統測試，驗證了該設計的功能。
上傳時間： 2013-07-21
上傳用戶：baobao9437
本文主要研究了認知無線電頻譜感知功能的關鍵技術以及硬件實現方法。首先，提出了認知無線電頻譜感知功能的硬件實現框圖，包括射頻前端部分和數字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數字信號處理部分的FPGA實現與驗證過程。 數字處理部分主要實現寬帶信號的短時傅立葉分析，將中頻寬帶數字信號通過基于多相濾波器組的下變頻模塊，實現并行多通道的數字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關系。整個系統主要包括：延時抽取模塊、多相濾波器模塊、32點開關式流水線FFT模塊、滑動窗緩沖區、256點流水線FFT模塊等。 本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統采用全同步設計，可穩定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。
上傳時間： 2013-06-13
上傳用戶：bcjtao
隨著GPS(Global Positioning System)技術的不斷發展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數量大幅度增加，應用領域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節約成本，而且便于系統融合，是應用于GPS定位的系統中更有前景的方法。但由于在系統中實現定位濾波算法需要時間，傳統CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上，根據“先時序后電路”的設計思想，由同步沒計方法以及自頂向下和自下而上的混合設計方法實現系統的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換，最終到kalman濾波遞推計算減小定位誤差，實現實時、快速、高精度的GPS定位信息采集處理系統，為GPS定位數據的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統的開發奠定了基礎。具體工作如下： 基于FPGA設計了GPS定位數據的正確接收和顯示，以及經緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式，通過串口接收模塊實現串口數掘的接收和經緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數據格式由ASCⅡ碼轉變為十進制整數型，實現利用移位和加法運算達到代替乘法運算的效果，從而減少資源的利用率。在坐標轉換過程中，利用查找表的方法查找轉化時需要的各個參數值，并將該參數先轉為雙精度浮點小數，再進行坐標轉換。根據高斯轉化公式的規律將公式簡化成只涉及加法和乘法運算，以此簡化公式運算量，達到節省資源的目的。 卡爾曼濾波器的實現。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統狀態方程、觀測方程和濾波方程，并基于分散濾波的思想進行卡爾曼濾波設計，并通過Matlab進行仿真。結果表明，本文設計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎上，實現基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上，通過IP核、模塊的分時復用和樹狀結構節省資源，實現數據卡爾曼濾波，達到提高數據精度的效果。 設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達到資源最優。Modelsim仿真驗證了該設計的正確性。
上傳時間： 2013-04-24
上傳用戶：二驅蚊器
PCI（Peripheral Component Interconnect）局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點，在各種計算機總線標準占有重要地位，基于PCI標準的接口設計已經成為相關項目開發中的一個重要的選擇。 目前，現場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應用。由于其具有規模大，開發過程投資小，可反復編程，且支持軟硬件協同設計等特點，因此已逐步成為復雜數字硬件電路設計的首選。 PCI接口的開發有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實際需要的考慮，采用第二種方法進行設計。 本論文采用自上而下（Top-To-Down）和模塊化的設計方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設計了一個PCI接口核，并通過自行設計的試驗板對其進行驗證。為使設計準確可靠，在具體模塊的設計中廣泛采用流水線技術和狀態機的方法。 論文最終設計完成了一個33M32位的PCI主從接口，并把它作為以NIOSⅡ為核心的SOPC片內外設，與通用計算機成功進行了通訊。 論文對PCI接口進行了功能仿真，仿真結果和PCI協議的要求一致，表明本論文設計正確。把設計下載進FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形，波形顯示PCI接口能夠滿足本設計中系統的需要。本文最后還給出試驗板的具體設計步驟及驅動程序的安裝。
上傳時間： 2013-07-28
上傳用戶：372825274
·本書是《從算法設計到硬線邏輯的實現——復雜數字邏輯系統的Verilog HDL設計技術和方法》的配套用書。主要內容包括12個實驗練習和Verilog的語法手冊。各個實驗由淺入深，從簡單到復雜，介紹了用Verilog語言設計數字電路系統的實用方法與技術，有較強的實踐性與指導意義。語法部分包括標志符的使用、基本語句以及系統任務與函數的介紹。內容較為詳盡，可方便學生與工程技術人員查詢使用，對學習Veri
上傳時間： 2013-06-30
上傳用戶：萬有引力
·此書是關于各種DSP的FPGA實現的書,包括DSP算法原理,算法優化,以及FPGA的硬件實現,包括完整的VHDL,Verilog HDL代碼!原版教材,市場上沒有賣,掃描版,很清晰
上傳時間： 2013-05-20
上傳用戶：bugtamor
· 本書系統地介紹了一種在專用集成電路設計領域具有廣泛應用前景的硬件描述語言——Verilog HDL語言。利用Verilog HDL語言設計數字邏輯電路和數字系統的新方法，是電子電路設計方法的一次革命性的變化，也是21世紀的電子工程師所必須掌握的專門知識。 本書共分12章。第1章對硬件描述語言進行了概述，并給出了EDA的典型設計流程與有關硬件
標簽： VerilogHDL 數字系統設計
上傳時間： 2013-07-14
上傳用戶：qazxsw
·SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL-based design. First, modeling ver
標簽： nbsp SystemVerilog Design for
上傳時間： 2013-07-14
上傳用戶：ainimao
