IEEE Std 1364-2001 Standard Verilog hardware description language
·IEEE Std 1364-2001 Standard Verilog hardware description language...
·IEEE Std 1364-2001 Standard Verilog hardware description language...
四位全加器verilog源碼,簡單實用!歡迎下載...
verilog實現一個AGC模塊,信號輸入位寬16位,通過統計64個輸入完成其功率的統計,然后根據功率大小對信號進行縮放。...
本文主要介紹了Verilog HDL 語言的一些基本知識,目的是使初學者能夠迅速掌握HDL 設計方法,初步了解并掌握Verilog HDL語言的基本要素,能夠讀懂簡單的設計代碼并能 夠進行一些簡單...
Verilog基本電路設計指導書,可以作為學習verilog的入門書籍...
華為的verilog編碼規范,寫得很不錯!我就是用這個規范,需要的下載看看吧,免積分咯!~...
可編程邏輯器件 pld/fpga,vhdl/verilog的相關學習資料,設計技巧,抓緊免費下載。...
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼,使用的FPGA為Virtex-4,實現對DDRSDRAM的簡單控制(對一系列地址的寫入和讀取)。...
使用Verilog實現基于FPGA的SDRAM控制器...
實現USB接口功能的VHDL和verilog完整源代碼...