<center id="4yqi8"></center>
計費器設計中速度控制模塊、里程計數模塊、計費計數模塊vhdl源代碼
標簽： vhdl 數模 計費器 模塊
上傳時間： 2015-10-08
上傳用戶：q123321
用VHDL設計一個4位二進制并行半加器，要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
標簽： VHDL 二進制 并行 半加器
上傳時間： 2014-11-24
上傳用戶：haohaoxuexi
用VHDL編的移位寄存器,具有置位,清零,裝載,方向功能.~
標簽： VHDL 移位寄存器 方向 零
上傳時間： 2013-12-26
上傳用戶：小鵬
用VHDL編的編碼器,具有多種功能,希望呢溫暖感跟大家共享~!
標簽： VHDL 編碼器 家
上傳時間： 2015-10-22
上傳用戶：大三三
用VHDL編寫的一個出租車計費器，起步6元計2公里，此后每半公里計0.8元，停車等待每2.5分計0.8元。通過仿真，但未下載到CPLD測試
標簽： VHDL 編寫 出租車計費器
上傳時間： 2013-12-24
上傳用戶：caixiaoxu26
《出租車計費器》絕對好用的EDA程序！已經通過測試！VHDL語言編寫
標簽： VHDL EDA 出租車計費器 程序
上傳時間： 2015-10-25
上傳用戶：hj_18
《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫
標簽： VHDL EDA 分頻器 實驗
上傳時間： 2013-11-29
上傳用戶：star_in_rain
基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
標簽： FPGA VHDL 分頻器 仿真
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
CPU外圍IC地址譯碼及讀寫寄存器的VHDL實現
標簽： VHDL CPU 地址 譯碼
上傳時間： 2015-10-30
用VHDL 語言描述度三線八線譯碼器，其開發均在FPGA中
標簽： VHDL 語言 譯碼器
上傳時間： 2013-12-20
上傳用戶：love1314
蟲蟲下載站版權所有 京ICP備2021023401號-1
