用VHDL語(yǔ)言采用串行方法實(shí)現(xiàn)用1位全加器實(shí)現(xiàn)4位全加器
標(biāo)簽： VHDL 全加器 語(yǔ)言 串行
上傳時(shí)間： 2016-05-27
上傳用戶：hongmo
j-link/jlink ARM調(diào)試器 算號(hào)軟件（keygen)
標(biāo)簽： j-link keygen jlink ARM
上傳用戶：zhichenglu
VHDL編寫(xiě)的漢明糾錯(cuò)碼譯碼器,數(shù)字傳輸中漢明糾錯(cuò)碼的譯碼所用
標(biāo)簽： VHDL 漢 糾錯(cuò)碼 編寫(xiě)
上傳時(shí)間： 2014-12-05
上傳用戶：笨小孩
用vhdl實(shí)現(xiàn)的分頻器，可產(chǎn)生任意對(duì)主時(shí)鐘的分頻，從而是實(shí)現(xiàn)不同頻率pwm的控制
標(biāo)簽： vhdl 分頻器
上傳時(shí)間： 2016-06-01
上傳用戶：6546544
微 型 計(jì) 算 機(jī) 存 儲(chǔ) 器 系 統(tǒng) 結(jié) 構(gòu)
標(biāo)簽：
上傳時(shí)間： 2016-06-03
上傳用戶：txfyddz
3－8 VHDL 譯碼器 請(qǐng)
標(biāo)簽： VHDL 譯碼器
上傳時(shí)間： 2014-01-22
上傳用戶：集美慧
VHDL實(shí)現(xiàn)四位全加器，適合初學(xué)者，源程序下載
標(biāo)簽： VHDL 全加器
上傳時(shí)間： 2013-12-30
上傳用戶：xsnjzljj
VHDL的44個(gè)實(shí)例 包括:8位相等比較器、步進(jìn)電機(jī)控制器、移位寄存器等
標(biāo)簽： VHDL 8位 比較器 步進(jìn)電機(jī)
上傳時(shí)間： 2013-12-13
上傳用戶：lizhen9880
自己用VHDL寫(xiě)的并行乘法累加和元算，很好用，我在開(kāi)發(fā)中經(jīng)常直接調(diào)用
標(biāo)簽： VHDL 并行 乘法
上傳時(shí)間： 2013-12-23
上傳用戶：rishian
vhdl的偽隨機(jī)序列發(fā)射器程序，已經(jīng)過(guò)仿真，仿真正確且能夠成功應(yīng)用
標(biāo)簽： vhdl 偽隨機(jī)序列 發(fā)射器 程序
上傳時(shí)間： 2016-06-12
上傳用戶：牛布牛
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
